The invention relates to the electrostatic release capability of chip routing, in particular to the electrostatic discharge capability of a general memory chip. The method of the invention improves general memory chip electrostatic line release ability, applied to double PCB plate, the first circuit in the double PCB board is provided with a common memory chip layout, the first circuit layout by the first address line, the first line of instructions, the first data line and the first grounding circuit, first. The first line, the command line, the distance between the first data line and the first grounding circuit is arranged in the 4mil ~ 8mil; the first grounding circuit is arranged on the first circuit peripheral line layout, to isolate the electrostatic energy. The present invention will go line spacing general memory chip from traditional 10mil reduced to 4mil ~ 8mil, reduced the double-layer PCB board area, thus leaving enough space to ground loop isolation, prevention of ESD energy into.
【技术实现步骤摘要】
一种提高通用存储器芯片走线的静电释放能力的方法
本专利技术涉及芯片走线的静电释放能力,尤其涉及一种通用存储器芯片的走线的静电释放能力方法。
技术介绍
静电对PCB板上的芯片可以产生三个危害:①吸引或排斥(吸附灰尘);②与大地有电位差(可高达几万伏特,造成半导体器件的介质击穿);③会产生放电电流:静电的能量虽然较小,但是放电过程十分短暂,往往是一瞬间就完成,只能提供爆炸性的击穿能量,会产生极大的破坏力。为了避免静电释放对PCB板上的芯片所带来的危害,传统的提高通用存储器芯片的走线的静电释放能力的方法有:(1)如图1所示,将通用存储器芯片走线的地址线,指令线以及数据线串接电阻;PCB板上芯片的各走线之间的间距设置为10mil~12mil;使用大面积的双层PCB板来增加串接的电阻或者加强电源以及接地回路的面积;(2)在片上系统和通用存储器芯片的外围增加屏蔽罩。但是上述第一种方法需要占用较大面积的PCB板,这种PCB板的尺寸都在90mm*90mm以上,从而带来成本的上升。而第二种通过增加屏蔽罩的方法,其抗静电释放的能力比较差,并没有明显的抗静电释放的能力的优势。
技术实现思路
针对目前通用存储器芯片的走线存在的静电释放问题,本专利技术提供一种提高通用存储器芯片走线的静电释放能力的方法。本专利技术解决技术问题所采用的技术方案为:一种提高通用存储器芯片走线的静电释放能力的方法,应用于双层PCB板,于所述双层PCB板上设置所述通用存储器芯片的第一电路走线布局,所述第一电路走线布局由第一地址线,第一指令线,第一数据线和第一接地回路组成,所述第一地址线,第一指令线,第一数据线和 ...
【技术保护点】
一种提高通用存储器芯片走线的静电释放能力的方法,应用于双层PCB板,其特征在于,于所述双层PCB板上设置所述通用存储器芯片的第一电路走线布局,所述第一电路走线布局由第一地址线,第一指令线,第一数据线和第一接地回路组成,所述第一地址线,第一指令线,第一数据线和第一接地回路之间的间距设置在4mil~8mil之间;所述第一接地回路设置于所述第一电路走线布局的外围,以隔离静电能量。
【技术特征摘要】
1.一种提高通用存储器芯片走线的静电释放能力的方法,应用于双层PCB板,其特征在于,于所述双层PCB板上设置所述通用存储器芯片的第一电路走线布局,所述第一电路走线布局由第一地址线,第一指令线,第一数据线和第一接地回路组成,所述第一地址线,第一指令线,第一数据线和第一接地回路之间的间距设置在4mil~8mil之间;所述第一接地回路设置于所述第一电路走线布局的外围,以隔离静电能量。2.根据权利要求1所述的提高通用存储器芯片的走线的静电释放能力的方法,其特征在于,所述第一地址线,所述第一指令线,所述第一数据线和所述第一接地回路之间的间距设置为4mil。3.根据权利要求1所述的提高通用存储器芯片的走线的静电释放能力的方法,其特征在于,所述双层PCB板的长度不大于90mm。4.根据权利要求1所述的提高通用存储器芯片的走线的静电释放能力的方法,其特征在于,所述双层PCB板的长度为90mm。5.根据权利要求1所述的提高通用存储器芯片的走线的静电释放能力的方...
【专利技术属性】
技术研发人员:张坤,
申请(专利权)人:晶晨半导体上海有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。