用于片上网络的并行方向解码电路制造技术

接收第一分组和与所述第一分组相关联的第一方向。基于与第一分组相关联的第一方向将第一分组转发到第一路由器的多个输出端口中的输出端口。确定与第一分组相关联的第二方向。第二方向至少基于第一分组的地址。通过第一路由器的输出端口将第一分组和第二方向转发到第二路由器。

【技术实现步骤摘要】
【国外来华专利技术】用于片上网络的并行方向解码电路相关申请的交叉引用本申请要求2014年12月17日提交的、题为“PARALLELDIRECTIONDECODECIRCUITSFORNETWORK-ON-CHIP”的美国非临时专利申请No.14/574,106的优先权和权益，通过引用而将其全部内容结合于本文中。
本公开通常涉及计算机开发领域，并且更具体地，涉及用于片上网络（NoC）的并行方向解码电路。
技术介绍
随着核和知识产权（IP）块的数量在多核处理器中增加，用于核之间管芯上通信的片上网络（NoC）在使能可伸缩性能中是重要的。在这样的实例中，部件之间的通信变成关键的功率和性能限制者。NoC使能用于与路由器通信的片上布线资源的高效共享以控制和仲裁通信部件之间的数据流动。NoC跨芯片在核或其它逻辑块之间输送数据。等待时间是关键的性能度量并且作为通过网络的总延迟而被测量。没有业务或仲裁开销的网络以网速发送数据（只有互连和转发器）。为了接近这个等待时间，电路交换NoC移除路由内存储开销。此外，混合分组/电路交换NoC将仲裁移至分组交换阶段以提高资源利用率。通过这些网络中的路由器的分组交换部分的关键路径可涉及若干操作，诸如：i）如果需要的话，锁存数据，ii）解码相对于当前路由器的方向，iii)仲裁以确定用于在每个输出端口处竞争传输的优先级，以及iv）将数据发送到下一个路由器。附图说明图1说明了根据某些实施例的包括多核处理器的示例计算系统的框图。图2说明了根据某些实施例的包括片上网络（NoC）系统的处理器的框图，所述片上网络系统包括多个路由器。图3说明了根据某些实施例的说明使用顺序地址解码和分组仲裁的路由器的示例IN端口和OUT端口的框图。图4说明了根据某些实施例的说明使用并行地址解码和分组仲裁的路由器的示例IN端口和OUT端口的框图。图5说明了根据某些实施例的用于并行执行地址解码和分组仲裁的示例方法。图6说明了根据某些实施例的示例方向解码逻辑。图7说明了根据某些实施例的示例计算系统的另一个框图。在各种附图中相似的附图标记和名称指示相似的元件。具体实施方式在下列描述中，阐述了许多特定细节，诸如特定类型的处理器和系统配置、特定的硬件结构、特定的体系结构和微体系结构的细节、特定的寄存器配置、特定的指令类型、特定的系统部件、特定的测量/高度、特定的处理器流水线阶段和操作等等的示例，以便于提供对本公开的全面理解。然而，不必使用这些特定细节来实施本公开对本领域技术人员来说将是显然的。在其它实例中，并未详细描述公知的部件或方法，诸如特定的和备选的处理器体系结构、用于所描述的算法的特定的逻辑电路/代码、特定的固件代码、特定的互连操作、特定的逻辑配置、特定的制造技术和材料、特定的编译器实现、代码形式的算法的特定表达、特定的断电和门控技术/逻辑以及计算机系统的其它特定的操作细节，以便于避免不必要地混淆本公开。尽管可以参考特定的集成电路中（诸如计算平台或微处理器中）的能量节约和能量效率来描述下列实施例，但是其它实施例是可应用于其它类型的集成电路和逻辑装置的。本文所描述的实施例的类似技术和教导可以应用于其它类型的电路或半导体装置，所述其它类型的电路或半导体装置也可以受益于更好的能量效率和能量节约。例如，所公开的实施例不限于桌上型计算机系统或UltrabooksTM，而是也可以被用于其它装置（诸如服务器计算机系统、手持装置、平板电脑、其它薄的笔记本电脑、片上系统（SOC）装置）和嵌入式应用中。手持装置的某些示例包括手机、因特网协议装置、数字照相机、个人数字助理（PDA）和手持PC。嵌入式应用典型地包括微控制器、数字信号处理器（DSP）、片上系统、网络计算机（NetPC）、机顶盒、网络集线器、广域网（WAN）交换机或者可以执行下面所教导的功能和操作的任何其它系统。此外，本文所描述的设备、方法和系统不限于物理计算装置，而是也可以涉及用于能量节约和效率的软件优化。正如在下面的描述中将会变得容易明白的，本文所描述的方法、设备和系统的实施例（无论是关于硬件、固件、软件还是其组合）对于用性能考虑因素平衡的‘绿色技术’未来是至关重要的。随着计算系统的进步，其中的部件变得更加复杂。结果，用于部件之间耦合和通信的互连体系结构也增加了复杂度，以保证满足带宽需求以用于最佳部件操作。此外，不同的市场细分要求互连体系结构的不同方面以适应市场的需要。例如，服务器要求更高的性能，而移动生态系统有时能够为了节能而牺牲总性能。但是，在最大节能的情况下提供最高可能的性能是大多数构造的单一目的。在下面，讨论将潜在地受益于本文所描述的公开的若干方面的多个互连。参见图1，描绘了用于包括多核处理器的计算系统的框图的实施例。处理器100包括任何处理器或者处理装置，诸如微处理器、嵌入式处理器、数字信号处理器（DSP）、网络处理器、手持处理器、应用处理器、协处理器、片上系统（SOC）或者执行代码的其它装置。处理器100在一个实施例中包括至少两个核-核101和102，其可以包括不对称的核或对称的核（说明的实施例）。然而，处理器100可以包括可以是对称的或者不对称的任何数量的处理元件。在一个实施例中，处理元件指支持软件线程的硬件或逻辑。硬件处理元件的示例包括：线程单元、线程槽、线程、处理单元、上下文、上下文单元、逻辑处理器、硬件线程、核和/或能够为处理器保持状态（诸如执行状态或体系结构状态）的任何其它元件。换句话说，处理元件在一个实施例中指能够与代码（诸如软件线程、操作系统、应用或其它代码）独立相关的任何硬件。物理处理器（或处理器插槽）典型地指集成电路，所述集成电路潜在地包括任何数量的其它处理元件，诸如核或硬件线程。核常常指位于能够维持独立的体系结构状态的集成电路上的逻辑，其中每个独立维持的体系结构状态与至少某些专用的执行资源相关联。与核相反，硬件线程典型地指位于能够维持独立的体系结构状态的集成电路上的任何逻辑，其中独立维持的体系结构状态共享对执行资源的访问。正如可以看到的，当某些资源被共享而其它资源被专用于体系结构状态时，核和硬件线程的命名之间的线路重叠。但是常常，核和硬件线程被操作系统视为单独的逻辑处理器，其中操作系统能够在每个逻辑处理器上单独地调度操作。如在图1中所说明的，物理处理器100包括两个核-核101和102。在这里，核101和102被认为是对称的核，即具有相同的配置、功能单元和/或逻辑的核。在另一个实施例中，核101包括乱序处理器核，而核102包括按序处理器核。然而，可以从任何类型的核（诸如本地的核、软件管理的核、适于执行本地指令集体系结构（ISA）的核、适于执行翻译的指令集体系结构（ISA）的核、协同设计的核或其它已知的核）中单独地选择核101和102。在不同种类的核环境（即不对称的核）中，某种形式的翻译（诸如二进制译码）可以被利用来在一个或两个核上调度或执行代码。但是为了帮助讨论，在下面进一步详细地描述核101中说明的功能单元，同时核102中的单元在所描绘的实施例中以类似的方式进行操作。正如所描绘的，核101包括两个硬件线程101a和101b，所述两个硬件线程还可以被称为硬件线程槽101a和101b。因此，软件实体（诸如操作系统）在一个实施例中潜在地把处理器100视为本文档来自技高网...

【技术保护点】
一种处理器，所述处理器要包括：第一路由器，所述第一路由器要包括：要接收分组的多个输入端口；要转发分组的多个输出端口，所述输出端口要包括：优先级逻辑，所述优先级逻辑要从多个分组中选择分组来转发；以及方向逻辑，所述方向逻辑要为所述多个分组中的分组确定与所述分组相关联的方向，其中所述方向逻辑要至少部分地与所述优先级逻辑并行执行。

【技术特征摘要】
【国外来华专利技术】2014.12.17 US 14/5741061.一种处理器，所述处理器要包括：第一路由器，所述第一路由器要包括：要接收分组的多个输入端口；要转发分组的多个输出端口，所述输出端口要包括：优先级逻辑，所述优先级逻辑要从多个分组中选择分组来转发；以及方向逻辑，所述方向逻辑要为所述多个分组中的分组确定与所述分组相关联的方向，其中所述方向逻辑要至少部分地与所述优先级逻辑并行执行。2.如权利要求1所述的处理器，其中通过输出端口的所述方向逻辑确定的方向是应当通过经由所述输出端口从所述第一路由器接收分组的路由器转发所述分组的所述方向。3.如权利要求1所述的处理器，其中所述多个输出端口中的输出端口要将与分组相关联的所述方向连同所述分组一起转发到所述处理器的另一个路由器。4.如权利要求1所述的处理器，其中所述多个输入端口中的输入端口要接收分组和与所述分组相关联的方向的指示并且基于接收的指示将所述分组转发到所述多个输出端口中的输出端口。5.如权利要求1所述的处理器，其中所述第一路由器的所述多个输入端口中的第一输入端口要从所述第一路由器的核接收分组并且所述多个输入端口中的剩余输入端口要从所述处理器的相应路由器接收分组。6.如权利要求1所述的处理器，其中所述第一路由器的所述多个输出端口中的第一输出端口要将分组转发到所述第一路由器的核并且所述多个输出端口中的剩余输出端口要将分组转发到所述处理器的相应路由器。7.一种设备，所述设备包括：第一路由器，所述第一路由器要：接收第一分组和与所述第一分组相关联的第一方向；基于与所述第一分组相关联的所述第一方向将所述第一分组转发到所述第一路由器的多个输出端口中的输出端口；确定与所述第一分组相关联的第二方向，所述第二方向至少基于所述第一分组的地址；以及将所述第一分组和所述第二方向通过所述第一路由器的所述输出端口转发到第二路由器。8.如权利要求7所述的设备，其中所述第二方向进一步基于与所述第二路由器相关联的地址。9.如权利要求7所述的设备，其中所述第一路由器进一步要从在所述输出端口处接收的多个分组中选择所述第一分组并且基于所述选择来转发所述第一分组。10.如权利要求9所述的设备，其中所述选择的至少一部分要和与所述第一分组相关联的所述第二方向的所述确定的至少一部分同时发生。11.如权利要求9所述的设备，其中所述第一路由器进一步要为在所述输出端口处接收的所述多个分组中的分组确定方向。12....

【专利技术属性】
技术研发人员：MA安德斯，G·K·陈，H考尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US