具有低电力自校正能力的嵌入式DRAM及其存取方法技术

本申请涉及具有低电力自校正能力的嵌入式DRAM及其存取方法。本发明专利技术揭示用于对动态随机存取存储器DRAM阵列的低电力组合式自刷新和自校正的设备和方法。在自刷新循环期间，存取所述DRAM阵列的第一行的第一部分且分析所述第一部分以寻找一个或一个以上错误，其中所述第一部分的位宽度小于所述第一行的位宽度。如果检测到一个或一个以上错误，那么校正所述一个或一个以上错误以形成经校正第一部分。所述经校正第一部分被选择性地写回到所述第一行。如果在所述第一部分中未检测到错误，那么防止将所述第一部分写回到所述第一行。

【技术实现步骤摘要】
具有低电力自校正能力的嵌入式DRAM及其存取方法分案申请的相关信息本案是分案申请。该分案的母案是申请日为2011年12月12日、申请号为201180064238.5、专利技术名称为“具有低电力自校正能力的嵌入式DRAM及其存取方法”的专利技术专利申请案。
所揭示的实施例是针对于动态随机存取存储器(DRAM)。更特定来说，示范性实施例是针对于具有低电力自校正能力的嵌入式DRAM。
技术介绍
DRAM系统由于其构造的简单性而提供低成本数据存储解决方案。实质上，DRAM单元是由开关/晶体管以及电容器构成从而以电荷为单位存储信息。因此，DRAM单元的构造较简单，与静态随机存取存储器(SRAM)单元相比需要少得多的面积，且容易高密度地集成在存储器阵列和嵌入式系统中。然而，因为电容器是漏电的，所以存储在电容器中的电荷需要被周期性地刷新，以便正确地保留所存储的信息。对DRAM单元的周期性以及频繁刷新的需要会消耗大量电力，且使得DRAM系统对低电力应用没有吸引力，尽管其成本较低也是如此。对DRAM单元的刷新操作非常耗电，因为每当DRAM阵列中的单个DRAM单元需要被刷新时，所述单元所驻留的整个行就要被读出且随后被写回。当DRAM单元在存储器读取/写入操作期间被读出/写回时，DRAM单元被自动刷新。然而，必须以某一最小频率刷新DRAM单元，以便确保不会引入错误。因此，当存储器读取/写入操作在自从上次刷新DRAM单元以来的某一时间周期内未发生时，或当系统处于备用模式中时，可使用DRAM控制器来监视刷新速率，且以所需的频率执行刷新循环。在常规存储器读取/写入操作之外的使用DRAM控制器执行刷新还被称作“自刷新”。通常，在自刷新模式中，在刷新循环的过程内，DRAM阵列的每一行依序经过读出和写回过程。这些读出和写回过程中的每一者启动字线、一对互补位线、读出放大器等。刷新循环可能需要经过调度以便使错误最少化的最小频率通常为约每秒数千刷新循环。DRAM阵列中可能发生的错误可在广义上被分类为软错误和硬错误。软错误是归因于在封装嵌入式DRAM系统期间所引入的放射性污染物、宇宙射线、热中子等而引起。软错误还容易受DRAM系统的操作的温度影响，使得错误在较高温度下更可能发生。如果在DRAM单元中检测到软错误，则可通过将正确的数据再写回到DRAM单元来纠正软错误。然而，硬错误是物理缺陷，且可能可归因于(比如)制造缺陷。硬错误通常难以纠正。用于错误检测和错误校正的通常使用的技术包含错误校正码(ECC)位的使用。ECC位被引入到DRAM阵列中以作为与存储于DRAM阵列中的数据相关的额外信息，例如奇偶性数据。通常针对DRAM阵列中的每一数据片段(例如，数据字节)来计算一个或一个以上ECC位。ECC位可与数据并排地被存储在DRAM阵列中。当从DRAM阵列读出包括若干数据片段的一行数据时，还读出对应的ECC位。可使用对应的ECC位对一行内的数据片段中的每一者执行错误检测。如果在一个或一个以上数据片段中检测到错误，可使用已知技术来校正所述错误，且将包括正确的数据片段的整个行写回到DRAM阵列。可在耦合到嵌入式DRAM系统的处理器或CPU的引导下执行上文所描述的方式的错误检测和校正。可看到，错误检测和校正还涉及将对DRAM阵列执行的读出和写回操作。因此，错误检测和校正可与如由CPU或其它总线主控器起始的对存储器的常规读取/写入操作进行组合。然而，将错误检测和校正的此方面与常规读取/写入操作进行整合会导致这些读取/写入操作所需的等待时间延长，这在高性能系统中可能是无法接受的。错误检测和校正在DRAM系统内还可为自操纵的，这有时被称作“自校正”。通常，将自校正和自刷新作为分开的操作来执行。因此，这些自刷新和自校正操作中的每一者的结果是消耗与读出和写回到DRAM阵列相关联的电力。一些技术试图基于针对已知的自刷新频率的错误的可能性来裁定自校正的频率。然而，即使通过此些解决方案，与每一自校正和自刷新操作相关联的电力消耗也不会减少。众所周知，相关联的高电力消耗是严重的缺点，对于嵌入式系统以及电池供电的装置来说尤其如此。因此，此项技术中需要使各种存储器读取/写入操作、刷新操作以及错误检测和校正操作期间招致的DRAM阵列的电力消耗最少化。
技术实现思路
示范性实施例是针对于用于对动态随机存取存储器(DRAM)阵列的低电力组合式自刷新和自校正的系统和方法。举例来说，示范性实施例是针对于存取动态随机存取存储器(DRAM)阵列的方法，所述方法包括：存取DRAM阵列的第一行的第一部分；以及分析所述第一部分以寻找一个或一个以上错误，其中所述第一部分的位宽度小于所述第一行的位宽度。如果检测到一个或一个以上错误，那么校正所述一个或一个以上错误以形成经校正第一部分，且将所述经校正第一部分选择性地写回到所述第一行。如果未检测到错误，那么防止将所述第一部分写回到所述第一行。另一示范性实施例是针对于一种动态随机存取存储器(DRAM)阵列，其包括：第一行；以及用以检测所述第一行的第一部分中的一个或一个以上错误的逻辑，其中所述第一部分的位宽度小于所述第一行的位宽度。如果在所述第一部分中检测到错误，那么所述阵列包括用以校正所述错误以便形成经校正第一部分的逻辑，以及用以将所述经校正第一部分选择性地写回到所述第一行的逻辑。如果未检测到错误，那么所述阵列包括用以防止将所述第一部分写回到所述第一行的逻辑。又一示范性实施例是针对于一种动态随机存取存储器(DRAM)阵列，其包括：用于存取DRAM阵列的第一行的第一部分的装置；以及用于分析所述第一部分以寻找一个或一个以上错误的装置，其中所述第一部分的位宽度小于所述第一行的位宽度。如果检测到一个或一个以上错误，那么所述阵列包括用于校正所述一个或一个以上错误以形成经校正第一部分的装置，以及用于将所述经校正第一部分选择性地写回到所述第一行的装置。如果未检测到错误，那么所述阵列包括用于防止将所述第一部分写回到所述第一行的装置。类似地，另一示范性实施例是针对于包括代码的非暂时性计算机可读存储媒体，所述代码在由处理器执行时致使所述处理器执行用于存取动态随机存取存储器(DRAM)阵列的操作，所述非暂时性计算机可读存储媒体包括用于存取DRAM阵列的第一行的第一部分的代码；以及用于分析所述第一部分以寻找一个或一个以上错误的代码，其中所述第一部分的位宽度小于所述第一行的位宽度。如果检测到一个或一个以上错误，那么所述非暂时性计算机可读存储媒体包括用于校正所述一个或一个以上错误以形成经校正第一部分的代码，以及用于将所述经校正第一部分选择性地写回到所述第一行的代码。如果未检测到错误，那么所述非暂时性计算机可读存储媒体包括用于防止将所述第一部分写回到所述第一行的代码。又一示范性实施例是针对于存取动态随机存取存储器(DRAM)阵列的方法，所述方法包括：用于存取DRAM阵列的第一行的第一部分的步骤；以及用于分析所述第一部分以寻找一个或一个以上错误的步骤，其中所述第一部分的位宽度小于所述第一行的位宽度。如果检测到一个或一个以上错误，那么所述方法包括用于校正所述一个或一个以上错误以形成经校正第一部分的步骤，以及用于将所述经校正第一部分选择性地写回到所述第一行的步骤。如果未检测到错误，那么所述方法本文档来自技高网...

【技术保护点】
一种用于在动态随机存取存储器DRAM阵列中确定用于执行自刷新和自校准操作的频率(Sref_clk)的方法，其包括：测量操作温度；基于所测量的操作温度来确定使可能发生的错误的数目最少化的最佳频率；以及将用于执行自刷新和自校准操作的所述频率(Sref_clk)设定在所确定的最佳频率。

【技术特征摘要】
2010.12.10 US 12/964,7611.一种用于在动态随机存取存储器DRAM阵列中确定用于执行自刷新和自校准操作的频率(Sref_clk)的方法，其包括：测量操作温度；基于所测量的操作温度来确定使可能发生的错误的数目最少化的最佳频率；以及将用于执行自刷新和自校准操作的所述频率(Sref_clk)设定在所确定的最佳频率。2.根据权利要求1所述的方法，其进一步包括：提供将DRAM阵列分类为数个类别的表格，每一类别与在预定数目的自刷新和自校正操作循环内累加的可能发生的错误的相应范围有关。3.根据权利要求2所述的方法，其进一步包括：对在所述预定数目的自刷新和自校正操作循环内发生的错误的数目进行累加；基于经累加的错误的数目确定所述DRAM阵列(200)的所述类别；以及基于所测量的操作温度和所确定的类别确定所述最佳频率。4.根据权利要求3所述的方法，其包括：提供多个图表，每一图表使多个操作温度与针对DRAM阵列的相应类别的多个最佳频率相关；以及基于所测量的操作温度、所确定的类别以及与所确定的类别有关的所述图表确定所述最佳频率。5.根据权利要求1-4中的任一者所述的方法，其包括：将所确定的最佳频率(Sref_clk)提供至所述DRAM阵列。6.根据权利要求5所述的方法，其包括：提供基线频率(OSC)；以及对所述基线频率(OSC)分频以将所确定的最佳频率(Sref_clk)提供至所述DRAM阵列(200)。7.一种动态随机存取存储器DRAM阵列(200)，其包括：用于测量操作温度的温度传感器(408)；以及分频器(404)，所述分频器(404)用以基于所测量的操作温度确定使可能发生的错误的数目...

【专利技术属性】
技术研发人员：徐钟元，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US