基于FPGA硬件并行流水线的报文解析装置制造方法及图纸
【技术实现步骤摘要】
基于FPGA硬件并行流水线的报文解析方法及其装置
本专利技术属于网络通信
，特别涉及一种基于FPGA硬件并行流水线的报文解析方法及其装置。
技术介绍
庞大的互联网用户、新应用的不断涌现及快速增长的网络带宽导致IP骨干网内网络业务急剧增加，骨干路由器每秒需要转发的报文数量也随之剧增，如何提高路由器的IP转发处理能力直接影响着我国互联网的发展状况。作为路由器进行IP转发处理的基础，灵活的报文解析技术可以方便地构建底层异构物理网络拓扑的连接，实现不同协议承载的数据报文能够在互联网中快速的传输，打破传统网络固化封闭的模式，提升链路资源的利用率，降低基础网络建设成本，进而有力推进网络基础设施建设。为了能够实时线速地处理海量的业务，高转发性能的路由器是必不可少的。例如，现今骨干网络互联的核心路由器的接口速率已经达到了40Gbps(OC-768)，100Gbps(OC-1920)，甚至400Gbps(OC-7680)。这样的链路速率要求路由器等网络节点设备每秒钟解析并转发处理千万个以上的数据报文，同时由于网络流量工程(trafficengineering)、虚拟专用网技术...
【技术保护点】
一种基于FPGA硬件并行流水线的报文解析方法，其特征在于，FPGA硬件并行流水线包含多级FPGA可编程硬件流水线，每级FPGA可编程硬件流水线包含存储单元和逻辑处理单元，存储单元用于存放具备协议解析能力的标准化的协议解析树节点，逻辑处理单元用于控制数据报文顺序的查找并完成数据报文的协议解析，其中，协议解析节点中包括协议识别规则及子节点指针；基于FPGA硬件并行流水线的报文解析方法包含如下内容：测量网络接口下实时数据流的流量参数；并将数据报文分配到并行FIFO队列中等待处理；根据流量参数动态选取解析时钟频率；并提取前端五元组信息，包含源IP、目的IP、源端口、目的端口及协议字...
【技术特征摘要】
1.一种基于FPGA硬件并行流水线的报文解析方法，其特征在于，FPGA硬件并行流水线包含多级FPGA可编程硬件流水线，每级FPGA可编程硬件流水线包含存储单元和逻辑处理单元，存储单元用于存放具备协议解析能力的标准化的协议解析树节点，逻辑处理单元用于控制数据报文顺序的查找并完成数据报文的协议解析，其中，协议解析节点中包括协议识别规则及子节点指针；基于FPGA硬件并行流水线的报文解析方法包含如下内容：测量网络接口下实时数据流的流量参数；并将数据报文分配到并行FIFO队列中等待处理；根据流量参数动态选取解析时钟频率；并提取前端五元组信息，包含源IP、目的IP、源端口、目的端口及协议字段；根据选取的解析时钟频率进行多级流水线报文解析，若协议报文解析正常，则通过依次轮询各个流水线进行协议报文输出，否则，将未能识别的协议报文进行异常分析，并调整调度后进行协议报文输出。2.根据权利要求1所述的基于FPGA硬件并行流水线的报文解析方法，其特征在于，多级流水线报文解析，包含如下内容：首先，查找存储单元中的协议识别规则，根据协议识别规则判定协议类型；然后，逻辑处理单元通过控制数据报文顺序进行报文解析，子节点指针中的子节点用来标识下一个待处理的协议解析节点在流水线中的位置。3.根据权利要求1所述的基于FPGA硬件并行流水线的报文解析方法，其特征在于，将未能识别的协议报文进行异常分析，还包含：通过在线编程解析对流水线解析能力进行调整。4.根据权利要求3所述的基于FPGA硬件并行流水线的报文解析方法，其特征在于，在线编程解析，包含如下内容：根据未能识别的协议报文的解析过程，生成具备协议识别能力的协议节点，将该协议节点均衡映射到流水线上，同时建立报文解析关联；将指针节点标识下一个待处理的协议解析节点。5.根据权利要求1所述的基于FPGA硬件并行流水线的报文解析方法，其特征在于，通过网络流量速率检测器测量网络接口下实时数据流的流量大小。6.根据权利要求1所述的基于FPGA硬件并行流水线的报文解析方法，其特征在于，将数据报文按照均匀概率分配到并行FIFO队列中等待处理，并行FIFO队列之间相互独立完成数据报文到达速率与解析速率的匹配。7.根据权利要求1所述的基于FPGA硬...
【专利技术属性】
技术研发人员：董永吉，李玉峰，于松林，黄万伟，王文功，袁征，张霞，
申请(专利权)人：中国人民解放军信息工程大学，
类型：发明
国别省市：河南,41
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。