功率管驱动系统和方法技术方案

提供了一种功率管驱动系统和方法，该系统包括功率管下管驱动电路部分和功率管上管驱动电路部分。功率管下管驱动电路部分被配置为通过控制经由第一开关电路对功率管下管的寄生电容充电的第一充电电流的大小来控制功率管下管在米勒平台的停留时间；和/或通过控制经由第二开关电路对功率管下管的寄生电容放电的第一放电电流的大小来控制功率管下管在米勒平台的停留时间。功率管上管驱动电路部分被配置为：通过控制经由第三开关电路对功率管上管的寄生电容放电的第二放电电流的大小来控制功率管上管在米勒平台的停留时间；和/或通过控制经由第四开关电路对功率管上管的寄生电容充电的第二充电电流的大小来控制功率管上管在米勒平台的停留时间。

【技术实现步骤摘要】
功率管驱动系统和方法
本专利技术涉及电路领域，更具体地涉及一种功率管驱动系统和方法。
技术介绍
当今，消费类电子市场要求电子设备更轻、更小、更薄的同时功能更多、更强大，这就要求电子设备中的电路集成度越来越高。集成电路技术的不断发展使得电子设备中的电路集成度的不断提高成为可能。但是，电子设备中的电路集成度的提高意味着电子设备中的芯片和印刷电路板(PCB)上的器件密度增加、电路之间的间距缩小，这导致电子设备中的电磁干扰(EMI)成为突出问题。例如，D类音频功放因为具有高效率、低功耗的特点，而逐渐成为消费类电子市场广泛使用的技术。D类音频功放使用脉宽调制(PWM)技术，用模拟音频信号的幅度来调制一系列矩形脉冲的宽度。对于理想的D类音频功放，其功率管仅有导通和截止两种状态，因此它相对于A类和B类音频功放具有更高的效率。但是，由于D类音频功放的输出端到负载之间不可避免地存在电感(例如，芯片的绑定线、封装的管脚、PCB上的导线、以及喇叭都带电感)和电容等储能器件，所以如果D类音频功放的PWM输出信号在逻辑高电平和逻辑低电平之间的切换过程过快则必然会产生幅度较大且持续时间很短的过冲电压和浪涌电流。此时，D类音频功放的输出端到负载之间的导线便等效为天线，将过冲电压和浪涌电流产生的能量以电磁波的方式向外界辐射，导致辐射性电磁干扰。根据基本的电磁场理论，D类音频功放的PWM输出信号在逻辑高电平和逻辑低电平之间的切换过程越快，过冲电压和浪涌电流的幅度就越大，由过冲电压和浪涌电流产生的能量也就越大，从而导致辐射性电磁干扰越大。此外，过冲电压还会恶化D类音频功放的总谐波失真(THD)，从而对D类音频功放的音质产生不利影响。更为严重的是，过大的过冲电压或浪涌电流可能会超出D类音频功放的功率管的最大耐电压和耐电流能力，从而导致D类音频功放的功率管的损毁。为了有效抑制电子设备中的辐射性电磁干扰，除了改善电子设备中的PCB布局以外，还可以在电子设备的输出端设置LC型低通滤波器。然而，电感的运用会使电子设备的成本增加，这在竞争异常激烈的消费类电子市场中是应该尽量避免的。在实际应用中，希望在不使用电感或用价格较低的磁珠器件取代电感的条件下，电子设备中的辐射性电磁干扰也能达到国家或者国际认可的电磁兼容(EMC)标准。
技术实现思路
本专利技术提供了一种新颖的功率管驱动系统和方法，能够有效抑制由于功率管的输出信号在逻辑高电平和逻辑低电平之间的快速切换导致的辐射性电磁干扰。根据本专利技术实施例的功率管驱动系统，包括与功率管下管的栅极连接的功率管下管驱动电路部分、以及与功率管上管的栅极连接的功率管上管驱动电路部分，其中，功率管下管驱动电路部分包括串行连接在电源电压和地之间的第一开关电路和第二开关电路，第一开关电路和第二开关电路之间的连接点与功率管下管的栅极连接，功率管上管驱动电路部分包括串行连接在电源电压和地之间的第三开关电路和第四开关电路，第三开关电路和第四开关电路之间的连接点与功率管上管的栅极连接，功率管下管驱动电路部分被配置为：在第一开关电路导通且第二开关电路截止期间，通过控制经由第一开关电路对功率管下管的寄生电容充电的第一充电电流的大小来控制功率管下管在米勒平台的停留时间，在第一开关电路截止且第二开关电路导通期间，通过控制经由第二开关电路对功率管下管的寄生电容放电的第一放电电流的大小来控制功率管下管在米勒平台的停留时间，功率管上管驱动电路部分被配置为：在第三开关电路导通且第四开关电路截止期间，通过控制经由第三开关电路对功率管上管的寄生电容放电的第二放电电流的大小来控制功率管上管在米勒平台的停留时间，在第三开关电路截止且第四开关电路导通期间，通过控制经由第四开关电路对功率管上管的寄生电容充电的第二充电电流的大小来控制功率管上管在米勒平台的停留时间，其中当第一开关电路导通且第二开关电路截止时，第三开关电路截止且第四开关电路导通，当第一开关电路截止且第二开关电路导通时，第三开关电路导通且第四开关电路截止。根据本专利技术实施例的用于功率管驱动系统的功率管驱动方法，功率管驱动系统包括与功率管下管的栅极连接的功率管下管驱动电路部分、以及与功率管上管的栅极连接的功率管上管驱动电路部分，功率管下管驱动电路部分包括串行连接在电源电压和地之间的第一开关电路和第二开关电路，第一开关电路和第二开关电路之间的连接点与功率管下管的栅极连接，功率管上管驱动电路部分包括串行连接在电源电压和地之间的第三开关电路和第四开关电路，第三开关电路和第四开关电路之间的连接点与功率管上管的栅极连接，该功率管驱动方法包括：在第一开关电路导通且第二开关电路截止期间，通过控制经由第一开关电路对功率管下管的寄生电容充电的第一充电电流的大小来控制功率管下管在米勒平台的停留时间，在第一开关电路截止且第二开关电路导通期间，通过控制经由第二开关电路对功率管下管的寄生电容放电的第一放电电流的大小来控制功率管下管在米勒平台的停留时间，在第三开关电路导通且第四开关电路截止期间，通过控制经由第三开关电路对功率管上管的寄生电容放电的第二放电电流的大小来控制功率管上管在米勒平台的停留时间，在第三开关电路截止且第四开关电路导通期间，通过控制经由第四开关电路对功率管上管的寄生电容充电的第二充电电流的大小来控制功率管上管在米勒平台的停留时间，其中当第一开关电路导通且第二开关电路截止时，第三开关电路截止且第四开关电路导通，当第一开关电路截止且第二开关电路导通时，第三开关电路导通且第四开关电路截止。根据本专利技术实施例的功率管驱动系统和方法，能够控制功率管上管和功率管下管在米勒平台的停留时间，从而能够有效抑制由于功率管上管和功率管上管之间的信号输出端的输出信号在逻辑高电平和逻辑低电平之间的快速切换导致的辐射性电磁干扰。附图说明通过阅读以下参照附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征。图1示出了传统的功率管驱动电路的一部分的示例电路图；图2示出了根据本专利技术实施例的功率管驱动系统的示例电路图；图3示出了图2所示的功率管驱动系统中用于功率管下管的驱动电路部分的某些电压信号的时序图；图4示出了图2所示的功率管驱动系统中用于功率管上管的驱动电路部分的某些电压信号的时序图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本专利技术更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本专利技术的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本专利技术的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本专利技术的主要技术创意。对于诸如D类音频功放之类的电子设备而言，减缓其PWM输出信号在逻辑高电平和逻辑低电平之间的切换过程，即减缓P本文档来自技高网...

【技术保护点】
一种功率管驱动系统，包括与功率管下管的栅极连接的功率管下管驱动电路部分、以及与功率管上管的栅极连接的功率管上管驱动电路部分，其中：所述功率管下管驱动电路部分包括串行连接在电源电压和地之间的第一开关电路和第二开关电路，所述第一开关电路和所述第二开关电路之间的连接点与所述功率管下管的栅极连接，所述功率管上管驱动电路部分包括串行连接在电源电压和地之间的第三开关电路和第四开关电路，所述第三开关电路和所述第四开关电路之间的连接点与所述功率管上管的栅极连接，所述功率管下管驱动电路部分被配置为在所述第一开关电路导通且所述第二开关电路截止期间，通过控制经由所述第一开关电路对所述功率管下管的寄生电容充电的第一充电电流的大小来控制所述功率管下管在米勒平台的停留时间，在所述第一开关电路截止且所述第二开关电路导通期间，通过控制经由所述第二开关电路对所述功率管下管的寄生电容放电的第一放电电流的大小来控制所述功率管下管在米勒平台的停留时间，所述功率管上管驱动电路部分被配置为在所述第三开关电路导通且所述第四开关电路截止期间，通过控制经由所述第三开关电路对所述功率管上管的寄生电容放电的第二放电电流的大小来控制所述功率管上管在米勒平台的停留时间，在所述第三开关电路截止且所述第四开关电路导通期间，通过控制经由所述第四开关电路对所述功率管上管的寄生电容充电的第二充电电流的大小来控制所述功率管上管在米勒平台的停留时间，其中当所述第一开关电路导通且所述第二开关电路截止时，所述第三开关电路截止且所述第四开关电路导通，当所述第一开关电路截止且所述第二开关电路导通时，所述第三开关电路导通且所述第四开关电路截止。...

【技术特征摘要】
1.一种功率管驱动系统，包括与功率管下管的栅极连接的功率管下管驱动电路部分、以及与功率管上管的栅极连接的功率管上管驱动电路部分，其中：所述功率管下管驱动电路部分包括串行连接在电源电压和地之间的第一开关电路和第二开关电路，所述第一开关电路和所述第二开关电路之间的连接点与所述功率管下管的栅极连接，所述功率管上管驱动电路部分包括串行连接在电源电压和地之间的第三开关电路和第四开关电路，所述第三开关电路和所述第四开关电路之间的连接点与所述功率管上管的栅极连接，所述功率管下管驱动电路部分被配置为在所述第一开关电路导通且所述第二开关电路截止期间，通过控制经由所述第一开关电路对所述功率管下管的寄生电容充电的第一充电电流的大小来控制所述功率管下管在米勒平台的停留时间，在所述第一开关电路截止且所述第二开关电路导通期间，通过控制经由所述第二开关电路对所述功率管下管的寄生电容放电的第一放电电流的大小来控制所述功率管下管在米勒平台的停留时间，所述功率管上管驱动电路部分被配置为在所述第三开关电路导通且所述第四开关电路截止期间，通过控制经由所述第三开关电路对所述功率管上管的寄生电容放电的第二放电电流的大小来控制所述功率管上管在米勒平台的停留时间，在所述第三开关电路截止且所述第四开关电路导通期间，通过控制经由所述第四开关电路对所述功率管上管的寄生电容充电的第二充电电流的大小来控制所述功率管上管在米勒平台的停留时间，其中当所述第一开关电路导通且所述第二开关电路截止时，所述第三开关电路截止且所述第四开关电路导通，当所述第一开关电路截止且所述第二开关电路导通时，所述第三开关电路导通且所述第四开关电路截止。2.如权利要求1所述的功率管驱动系统，其中，所述功率管下管驱动电路部分还包括串行连接在电源电压和地之间的第五开关电路和第六开关电路，所述第五开关电路和所述第六开关电路之间的连接点与所述功率管下管的栅极连接，所述功率管下管驱动电路部分还被配置为：生成指示所述功率管下管的栅极电压和第一参考电压之间的大小比较关系的第一比较信号，在所述第一开关电路导通且所述第二开关电路截止期间，保持第六开关电路处于截止状态，并在所述第一比较信号指示所述功率管下管的栅极电压大于所述第一参考电压时控制所述第五开关电路从截止状态变为导通状态，在所述第一开关电路从导通状态变为截止状态且所述第二开关电路从截止状态变为导通状态时，控制所述第五开关电路从导通状态变为截止状态并控制所述第六开关从截止状态变为导通状态，并且在所述第一开关电路截止且所述第二开关电路导通期间，保持所述第五开关处于截止状态，并在所述第一比较信号指示所述功率管下管的栅极电压小于所述第一参考电压时控制所述第六开关电路从导通状态变为截止状态。3.如权利要求1所述的功率管驱动系统，其中，所述功率管上管驱动电路部分还包括串行连接在电源电压和地之间的第七开关电路和第八开关电路，所述第七开关电路和所述第八开关电路之间的连接点与所述功率管上管的栅极连接，所述功率管上管驱动电路部分还被配置为：生成指示所述功率管上管的栅极电压和第二参考电压之间的大小比较关系的第二比较信号，在所述第三开关电路截止且所述第四开关电路导通期间，保持所述第七开关电路处于截止状态，并在所述第二比较信号指示所述功率管上管的栅极电压小于所述第二参考电压时控制所述第八开关电路从截止状态变为导通状态，在所述第三开关电路从截止状态变为导通状态且所述第四开关电路从导通状态变为截止状态时，控制所述第七开关电路从截止状态变为导通状态，并控制所述第八开关电路从导通状态变为截止状态，在所述第三开关电路导通且所述第四开关电路截止期间，在所述第二比较信号指示所述功率管下管的栅极电压大于所述第二参考电压时控制所述第七开关电路从导通状态变为截止状态，并保持所...

【专利技术属性】
技术研发人员：顾全，王冠男，袁廷志，方烈义，
申请(专利权)人：昂宝电子上海有限公司，
类型：发明
国别省市：上海,31