基于请求类型的选择性后置数据错误检测制造技术

在一种数据处理系统中，至少基于存储器访问请求的访问类型在相对于对存储器访问请求的目标存储器块完成错误检测处理而言的数据传输的至少第一定时与第二定时之间进行选择。响应于接收存储器访问请求并且选择第一定时，在对目标存储器块完成错误检测处理之前向请求器传输来自目标存储器块的数据。响应于接收存储器访问请求并且选择第二定时，在对目标存储器块完成错误检测处理之后并且响应于对目标存储器块完成错误检测处理向请求器传输来自目标存储器块的数据。

Selective post data error detection based on request type

In a data processing system, at least the type of access memory access requests based on relative to the target memory block of memory access requests to complete data transmission error detection processing for the first time and at least second timing to choose between. In response to receiving the memory access request and selecting the first timing, data from the target memory block is transmitted to the requester before an error detection process is completed for the target memory block. In response to receiving a memory access request and select second timing, in complete error detection after treatment and in response to complete error detection processing from the target memory block to request transmission data on the target memory block of memory block.

【技术实现步骤摘要】
基于请求类型的选择性后置数据错误检测
本专利技术总体涉及数据处理。在一些方面中，本专利技术涉及通过变化数据处理系统的存储器子系统中的错误检测处理的定时来减少有效数据访问延时。在其它一些方面中，本专利技术涉及通过投机地（speculatively）完成与高延时操作关联的指令来改进处理资源的利用。
技术介绍
在处理器芯片设计中，趋势已经是每个处理器芯片包括数目不断增加的处理器芯。增加处理器芯数目增加处理器芯的执行所消耗的数据量并且相应地施加对芯片到芯片互连和外部存储器（例如动态随机存取存储器（DRAM））的比特率的压力以供应所需数据量。然而这些更高比特率造成互连上的更高固有误码率、因此需要更健壮的错误纠正代码（ECC）和/或循环冗余校验（CRC）代码以保证合理水平的数据完整。另外，复杂错误代码（诸如ECC和CRC）往往由于需要用于错误检测和纠正的更深错误纠正逻辑流水线而增加访问延时。影响处理器芯片设计的另一趋势是DRAM访问延时尽管近年来继续缓慢改进，但是仍未跟上处理器芯时钟速率增加。因此，外部存储器访问延时如相对于处理器时钟速率测量的那样实际上已经降级。用于补偿外部存储器访问延时的常规本文档来自技高网...

【技术保护点】
一种数据处理方法，由耦合到系统存储器的存储器子系统执行步骤：存储器子系统至少基于存储器访问请求的访问类型，在相对于对所述存储器访问请求的目标存储器块完成错误检测处理而言的数据传输的至少第一定时或第二定时之间进行选择；存储器子系统响应于接收到所述存储器访问请求并且选择所述第一定时，在对所述目标存储器块完成错误检测处理之前向请求器传输来自所述目标存储器块的数据；存储器子系统响应于接收到所述存储器访问请求并且选择所述第二定时，在对所述目标存储器块完成错误检测处理之后并且响应于对所述目标存储器块完成错误检测处理，向所述请求器传输来自所述目标存储器块的数据；存储器子系统响应于接收到所述存储器访问请求并且...

【技术特征摘要】
2012.11.16 US 13/679,5491.一种数据处理方法，由耦合到系统存储器的存储器子系统执行步骤：存储器子系统至少基于存储器访问请求的访问类型，在相对于对所述存储器访问请求的目标存储器块完成错误检测处理而言的数据传输的至少第一定时或第二定时之间进行选择；存储器子系统响应于接收到所述存储器访问请求并且选择所述第一定时，在对所述目标存储器块完成错误检测处理之前向请求器传输来自所述目标存储器块的数据；存储器子系统响应于接收到所述存储器访问请求并且选择所述第二定时，在对所述目标存储器块完成错误检测处理之后并且响应于对所述目标存储器块完成错误检测处理，向所述请求器传输来自所述目标存储器块的数据；存储器子系统响应于接收到所述存储器访问请求并且选择所述第一定时，传输指示所述目标存储器块是否具有数据错误的数据错误指示符；其中传输数据包括按照间隔传输所述目标存储器块的颗粒；以及传输所述数据错误指示符包括随着除了第一颗粒之外的所述颗粒之一传输所述数据错误指示符。2.根据权利要求1所述的方法，其中所述选择包括对于如下存储器访问请求选择所述第一定时，该存储器访问请求是包括通过执行加载型指令而生成的需求数据加载请求和数据预取请求的集合中的请求。3.根据权利要求1所述的方法，其中所述选择还包括至少基于存储器子系统中的先前检测到的错误的地址选择所述第一定时或所述第二定时。4.根据权利要求1所述的方法，还包括：存储器子系统与所述目标存储器块关联地发送相对于对所述目标存储器块完成错误检测处理而言的数据传输的定时的后置状态指示符。5.根据权利要求4所述的方法，还包括基于由所述后置状态指示符指示的定时在处理器芯中处置所述目标存储器块。6.根据权利要求1所述的方法，其中：所述请求器包括处理器芯；所述方法还包括：在所述处理器芯中，在接收所述数据错误指示符之前，完成执行依赖于所述目标存储器块的一个或者多个指令；以及响应于所述数据错误指示符，完成所述一个或者多个指令。7.根据权利要求1所述的方法，还包括：响应于在所述目标存储器块中检测到错误，所述请求器重发所述存储器访问请求而所述第一定时被禁用。8.一种数据处理系统的存储器子系统，包括：错误检测电路；以及耦合到系统存储器的控制逻辑单元，其中所述控制逻辑单元至少基于存储器访问请求的访问类型在相对于由所述错误检测电路对所述存储器访问请求的目标存储器块完成错误检测处理而言的数据...

【专利技术属性】
技术研发人员：R·A·格诺尼，J·S·多德森，G·L·格思里，W·J·斯塔克，J·A·施蒂切利，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国,US