用于基站的VCXO软锁相装置制造方法及图纸

本实用新型专利技术提供一种用于基站的VCXO软锁相装置，所述VCXO是电压控制晶体振荡器，其特征在于：包括1588时间服务器、以太网物理层器件、1588协议解析芯片、CPU、FPGA、模数转换器和VCXO，1588时间服务器经以太网物理层器件连接1588协议解析芯片，1588协议解析芯片分别连接CPU和FPGA，FPGA经模数转换器连接VCXO的输入端，VCXO的输出端连接FPGA。本实用新型专利技术的实现成本低，体积要求小，输出精度高，能够满足小型化基站市场需求，具有重要的市场价值。

【技术实现步骤摘要】
用于基站的VCXO软锁相装置
本技术涉及通信基站设备领域，更具体的，本技术涉及一种基站产品中实现VCXO软锁相的装置。
技术介绍
基站产品中因为对时间同步的精度要求非常高，所以常见的基站产品中通常使用OCXO(ovencontrolledcrystaloscillator)恒温槽控制晶体振荡器来作为系统时钟源。OCXO因其高精度，带自动温度补偿特性，价格比较昂贵。一般的OCXO，根据其性能的优劣，价格在几百到几千人民币之间。随着小型化基站的市场需求越来越大，对基站产品的小型化和低成本提出了更高的要求。如何通过技术方案降低OCXO的成本成为了一个关键问题。
技术实现思路
本技术提供一种基站产品中实现VCXO软锁相的装置，支持利用1588输出的同步信息来校准VCXO，以提供精准的频率输出。本技术技术方案提供一种用于基站的VCXO软锁相装置，所述VCXO是电压控制晶体振荡器，包括1588时间服务器、以太网物理层器件、1588协议解析芯片、CPU、FPGA、模数转换器和VCXO，1588时间服务器经以太网物理层器件连接1588协议解析芯片，1588协议解析芯片分别连接CPU和FPGA，FPGA经模数转换器连接VCXO的输入端，VCXO的输出端连接FPGA。而且，1588时间服务器通过网络接口连接以太网物理层器件，以太网物理层器件通过SGMII接口连接1588协议解析芯片。而且，1588时间服务器通过网络接口将1588时间信息发送到以太网物理层器件，再由以太网物理层器件通过SGMII接口发送到1588协议解析芯片，1588协议解析芯片输出1PPS信号到FPGA中。而且，CPU通过SPI接口连接1588协议解析芯片，通过localbus总线连接FPGA。而且，FPGA通过SPI接口连接模数转换器。而且，1588协议解析芯片采用ACS9521芯片。而且，模数转换器采用DAC8551芯片。本技术在VCXO的基础上，提供1588输出的1pps作为时钟源，利用FPGA支持计算时间差调整VCXO的压控端。本技术的实现成本低，体积要求小，输出精度高，能够满足小型化基站市场需求，具有重要的市场价值。附图说明图1为本技术实施例的结构图。图2为本技术实施例的工作原理图。具体实施方式以下根据附图和实施例对本技术具体实现进行说明。参见图1，本技术所提供用于基站的VCXO软锁相装置，包括1588时间服务器、以太网物理层器件、1588协议解析芯片、CPU、FPGA、模数转换器、VCXO，1588时间服务器经以太网物理层器件连接1588协议解析芯片，1588协议解析芯片分别连接CPU和FPGA，FPGA经模数转换器连接VCXO的输入端，VCXO的输出端连接FPGA。进一步地，1588时间服务器通过网络接口连接以太网物理层器件，以太网物理层器件通过SGMII接口连接1588协议解析芯片；VCXO是VoltageControlX-tal[Crystal]Oscillator，电压控制晶体振荡器。为便于实施参考起见，提供使用本技术所提供装置的工作方式如下：1.通过网络从1588时间服务器上获取1588信息，经过ACS9521芯片的解析，输出1pps和TOD日时间信息。将收到的秒脉冲(1pps)信号发送到FPGA。2.FPGA(Field－ProgrammableGateArray）即现场可编程门阵列，利用系统时钟对1pps进行计数，分析得到时间差，根据时间差调整VCXO的压控端电压，实现对频率的调整。3.当时间差缩小到一定范围时，即可认定VCXO已经锁定，输出lock锁定指示信息。1588时间服务器作为时钟源，通过网络接口将1588时间信息发送到以太网物理层器件PHY，再由以太网PHY通过SGMII接口发送到ACS9521芯片。ACS9521对信号解析后输出1PPS信号，并将其送入到FPGA中。CPU和ACS9521之间留有SPI接口（串行通信接口），CPU可以通过SPI接口查询1588的状态信息。ACS9521芯片是一款专门用做1588协议解析的芯片，具体实施时也可以采用其他同类型的解析1588协议的芯片。CPU检测到1588状态锁定后，通过localbus（一种集总通信总线接口）总线写FPGA的内部寄存器，FPGA检测到寄存器值发生变化后，开始用VCXO输出的19.2M系统时钟对1pps上升沿做计数。在两个1pps信号上升沿之间，应该计数19.2M个clock（时钟），参见图2。如果计数个数小于19.2M个，说明系统时钟周期偏大，即输出频率小于标准频率。如果计数个数大于19.2M个，则说明系统时钟周期偏小，也就是频率大于标准频率。根据VCXO手册，标准频率时，VC压控端电压值是1.65V，电压调大，频率增大，电压减小，频率也减小。FPGA通过SPI总线写模数转换器DAC8551的寄存器，DAC8551输出的模拟电压值随着寄存器值的变化而变化。FPGA根据计数个数的偏差情况对DAC8551的寄存器值进行调整。变化后的频率又反馈到计数差上，形成一个负反馈，最终的结果就是输出频率将稳定在标准频率左右很小的偏差范围内，达到一种频率相对稳定的状态。DAC8551芯片接口简单，精度较高，具体实施时也可以用同类型高性能的其他芯片替换。VCXO利用1588校准实现频率软锁相的系统实现。VCXO通过DAC8551调整的具体实现是现有技术。具体实施时，FPGA和CPU可以由本领域技术人员根据性能需求选择具体芯片型号，还可以根据需要设置电源模块，向各有源器件供电。本技术只要求保护硬件方面的改进，各部件工作方式可由本领域技术人员根据现有技术设定。以上内容是结合具体的实施方式对本技术所作的进一步详细说明，不能认定本技术的具体实施只局限于这些说明。对于本技术所属
的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本技术的保护范围。本文档来自技高网...

【技术保护点】
一种用于基站的VCXO软锁相装置，所述VCXO是电压控制晶体振荡器，其特征在于：包括1588时间服务器、以太网物理层器件、1588协议解析芯片、CPU、FPGA、模数转换器和VCXO，1588时间服务器经以太网物理层器件连接1588协议解析芯片，1588协议解析芯片分别连接CPU和FPGA，FPGA经模数转换器连接VCXO的输入端，VCXO的输出端连接FPGA。

【技术特征摘要】
1.一种用于基站的VCXO软锁相装置，所述VCXO是电压控制晶体振荡器，其特征在于：包括1588时间服务器、以太网物理层器件、1588协议解析芯片、CPU、FPGA、模数转换器和VCXO，1588时间服务器经以太网物理层器件连接1588协议解析芯片，1588协议解析芯片分别连接CPU和FPGA，FPGA经模数转换器连接VCXO的输入端，VCXO的输出端连接FPGA。2.根据权利要求1所述用于基站的VCXO软锁相装置，其特征在于：1588时间服务器通过网络接口连接以太网物理层器件，以太网物理层器件通过SGMII接口连接1588协议解析芯片。3.根据权利要求2所述用于基站的VCXO软锁相装置，其特征在于：1588时间服务器通过网络接口将1...

【专利技术属性】
技术研发人员：王盼，湛秀平，霍幸，
申请(专利权)人：武汉虹信通信技术有限责任公司，
类型：新型
国别省市：湖北,42