自动时钟配置系统及方法技术方案

一种自动时钟配置系统及方法。该自动时钟配置的方法藉由具有主机及周边装置的系统而被执行。主机在连接主机及周边装置的周边接口的第一通用输入/输出之上指示主机是否支持第一时钟配置。周边装置从第一通用输入/输出接收主机是否支持第一时钟配置。周边装置选择使用周边装置的本地时钟，作为对主机支持第一时钟配置的响应。周边装置选择使用主机的基准时钟，作为对主机不支持第一时钟配置的响应。

【技术实现步骤摘要】
自动时钟配置系统及方法
本专利技术涉及一种计算机系统，尤其涉及一种自动时钟配置系统。
技术介绍
快速周边组件互连(PeripheralComponentInterconnectExpress，PCIe)是一种用于广泛多样计算机应用的高速串行计算机扩展总线标准。PCIe实施了串行、全双工(fullduplex)、多线(multi-lane)、点对点互相连接、分组基础及交换基础的技术。市面上对于可支持PCIe的可用装置有广泛的选择。其也可使用于现场可编程逻辑门阵列(FPGAs)及单芯片系统(systems-on-a-chip，SoCs)，提供灵活方法使设计者得以在系统中传送数据。PCIe的两个关键优点为其可扩展的带宽及弹性的时钟。举例而言，主机装置及周边装置可利用PCIe通信。可靠的数据传输需要稳定的时钟基准。时钟信号是一种在高低状态间振荡的特殊类型信号，且被用以像节拍器似地协调数字电路的动作。时钟信号由时钟产生器(clockgenerator)所产生。最普通的时钟信号为具有50％工作循环的方波形式，通常带有固定、持续的频率。利用时钟信号来同步化的电路可在不论是时钟循环的上升边沿、下降边沿或在双重数据速率的情况下同时在上升边沿及下降边沿可被激活(active)。基于Specificationreversion1.0a规格的PCIe要求总线的运行需要基准时钟(referenceclock)。PCIeCard机电规格书(ElectromechanicalSpecificationreversion)2.0a规格将100MHz基频的差分方波基准时钟(differentialsquare-wavereferenceclock)定义为基准时钟。一般而言，基准时钟信号可容许电性长线(tobeelectricallylong)的路由(routing)。时钟信号的路由通常由一个或多个PCIe连接器及线段组成。信号传送长度过长会因电磁干扰(EMI)、射频干扰和/或时钟偏斜而造成时钟失真及导致过量抖动。在这些情况中，总线的性能可能会恶化。相同的时钟源被分配至每个PCIe装置用以同时保持时钟对时钟的偏斜在装置之间小于12纳秒。这在大型电路板或当跨接底板连接器至另一个电路板时会是个问题。通用基准时钟信号(Refclk)为在市面装置中被广泛支持的架构。通用基准时钟信号可以支持扩频时钟(spread-spectrumclocking，SSC)，其可有效地减少电磁干扰。周边组件互连特殊研究小组(peripheralcomponentinterconnectspecialinterestgroup，PCI-SIG)为负责规定周边组件互连、PCI-X及PCIe计算机总线的电子产业联盟。PCI-SIG发布单独通用基准时钟信号独立扩频时钟(SeparateRefclkIndependentSSC，SRIS)架构作为改善时钟信号质量的一个选择。然而，不是每个主机装置及每个周边装置都支持SRIS。
技术实现思路
下文展示一或多个实施方式的简化总结以提供本技术的基本理解。此总结不是本技术所有预期实施方式的广泛概述，且并非旨在确定所有实施例的关键或重要元素，也不描述本技术的任何或所有态样的范围。其唯一的目的为以简化的形式展示一个或多个实施例的某些概念，作为下文所呈现更详细叙述的前言。在某些实施方式中，一种自动时钟配置的方法藉由具有主机及周边装置的系统而被执行。连接主机及周边装置的周边接口的第一通用输入/输出(general-purposeinput/output，GPIO)之上的主机指示主机是否支持第一时钟配置。周边装置从第一GPIO接收主机是否支持第一时钟配置。周边装置选择使用周边装置的本地时钟，作为对主机支持第一时钟配置的响应。周边装置选择使用主机的基准时钟信号，作为对主机不支持第一时钟配置的响应。附图说明本技术的这些及其他简易方面将在实施方式及所附的权利要求书中搭配附图来陈述，其中：图1显示一例示性自动时钟配置系统的示意图；图2显示一例示性自动时钟配置系统的方块图；图3A及图3B显示一例示性周边接口的引脚定义的示意图；图4显示周边装置的自动时钟配置的一例示性流程图；图5显示周边装置的自动时钟配置的一例示性方法的示意图；以及图6显示一例示性计算机系统的方块图。【符号说明】100、200：自动时钟配置系统110、310：主机120、222、320：周边装置130、210、330：排线212：基准时钟信号214：第二GPIO216：第一GPIO220：周边模块224：时钟缓冲226：时钟开关228：本地时钟产生器229：本地时钟信号300：周边接口332：表400：流程图410、412、414、416、418、420、422、424、426、428、430、510、520、530、540、550、560：步骤500：方法600：计算机系统610：BIOS620：存储器630：存储器640：处理器650：网络接口660：北桥670：南桥680：管理控制器具体实施方式本标的公开提供一种自动时钟配置系统。本技术的各种方面参照附图而描述。在下文的叙述中，为了解释的目的，将会列举许多特定细节以提供一个或多个方面的全面理解。然而，显而易见的是，此技术可被实作而不需这些特定细节。在其他例子中，为了有助于描述这些态样，已知的结构及装置以方块图的形式显示。图1显示一例示性自动时钟配置系统100。自动时钟配置系统100包含藉由排线130连接至一个或多个周边装置120的主机110。主机110可意指为计算机系统或计算机系统的主机控制器(例如PCIe控制器)。主机控制器作为桥梁，容许计算机系统与外部或内部计算机周边的连接。主机控制器通常作为外接卡，其通过建于主机板的PCI、PCI-X或PCIe插槽来附接(attach)至系统。举例而言，周边装置120可为硬盘驱动阵列(harddiskdrivearray)、固态驱动阵列(solidstatedrivearray)或任意其他周边装置或装置的群组。周边装置120可设置于如主机110的相同计算机系统或设置于如主机110的相同或邻近机柜。排线130经配置以容许主机110与周边装置120之间的通信。举例而言，排线130可为串行附接式小计算机系统接口(SerialAttachedSmallComputerSystemInterface，SAS)，微型SAS(miniSAS)或高密度微型SAS(SFF-8643)排线。排线130能够承载PCIe数据及基准时钟信号。排线130也包含数个通用输入输出(GPIO)引脚。图2显示一例示性自动时钟配置系统200的方块图。自动时钟配置系统200包含从主机连接至周边模块220的排线210。排线210从主机经过第二GPIO214及第一GPIO216发送指示器信号(indicatorsignal)。第一GPIO216用于指示主机是否支持SRIS模式。如果主机不支持SRIS，第二GPIO214用于进一步指示主机是否支持SSC模式。如果主机不支持SRIS，则排线210承载基准时钟信号212。周边模块220包含周边装置222、时钟开关(clockswitch)226、本地时钟产生器(localcloc本文档来自技高网...

【技术保护点】
一种藉由周边装置的自动时钟配置的方法，其包含：从周边接口的第一通用输入/输出(GPIO)接收主机是否支持第一时钟配置，该周边接口连接该主机及该周边装置；选择使用该周边装置的本地时钟，作为对该主机支持该第一时钟配置的响应；以及选择使用该主机的基准时钟信号，作为对该主机不支持该第一时钟配置的响应。

【技术特征摘要】
2015.11.30 US 14/953,9751.一种藉由周边装置的自动时钟配置的方法，其包含：从周边接口的第一通用输入/输出(GPIO)接收主机是否支持第一时钟配置，该周边接口连接该主机及该周边装置；选择使用该周边装置的本地时钟，作为对该主机支持该第一时钟配置的响应；以及选择使用该主机的基准时钟信号，作为对该主机不支持该第一时钟配置的响应。2.如权利要求1所述的方法，其中该第一时钟配置为单独通用基准时钟信号独立扩频时钟(SRIS)。3.如权利要求1所述的方法，其进一步包含从该周边接口的第二通用输入/输出接收该主机是否支持第二时钟配置。4.如权利要求3所述的方法，其中该第二时钟配置为通用时钟扩频时钟(SSC)。5.如权利要求4所述的方法，其进一步包含选择时钟缓冲旁路模式，作为对该主机支持该通用时钟扩频时钟的响应；以及选择时钟缓冲锁相回路(PLL)模式，作为对该主机不支持该通用时钟扩频时钟的响应。6.一种自动时钟配置系统，其包含...

【专利技术属性】
技术研发人员：周乐生，施思勤，
申请(专利权)人：广达电脑股份有限公司，
类型：发明
国别省市：中国台湾,71