用于处理器的低电力状态保持模式制造技术

本发明专利技术涉及用于处理器的低电力状态保持模式，用于在计算设备中节省电力的方法，所述计算设备包括连接至易失性系统存储器的处理器，处理器具有处理内核、总是开启的非唤醒AONW资源以及系统存储器控制器，所述方法包括：在处理器处接收进入低电力状态保持模式的请求；在易失性系统存储器中为每个AONW资源保存控制寄存器设置；将易失性系统存储器设置为自刷新模式以保持存储在易失性系统存储器中的所有数据；将系统存储器控制器设置为低电力状态；以及关断至处理内核和所有AONW资源的电力。

【技术实现步骤摘要】
用于处理器的低电力状态保持模式
本专利技术涉及用于诸如计算机、处理器和集成电路的电子设备的低电力状态，并且更具体地，涉及延长待机时间并且也减少恢复延迟的低电力状态保持模式。
技术介绍
计算设备，特别是诸如平板电脑、蜂窝电话、电子阅读器等的便携式计算设备，通常使用提供一个或多个低电力状态以允许用户将设备设置为待机从而节省电池寿命的操作系统。例如，这样的计算设备可利用“深度睡眠(DS)模式”。在DS模式中，操作系统状态被保存至随后被设置为低电力自刷新模式的易失性系统存储器(例如，动态随机存取存储器(DRAM))。随后处理内核被断电，而操作系统在易失性系统存储器中保持活动。然而，在DS模式中处理器的很多组件和资源仍接收电力电力，这减少设备能保持待机的时间量。已经提出了其它类型的电力节省模式，类似个人计算机中的“休眠”模式，但是对于便携式设备来说，从这些模式中恢复的时间趋向于不可接受地长。因此期望提供用于计算设备的低电力模式，其在待机期间减少所提供的电力且增加待机时长，同时也减少需要恢复至激活状态的时间。附图说明本专利技术以示例的方式示出且不受限于附图中示出的其实施例，附图中类似的标记指示类似的元件。附图中的元件出于简明和清晰的目的示出，而不必要按比例绘制。在附图中：图1是用于本专利技术的实施例的示例性计算设备的示意性框图；图2是分配给图1的计算设备的处理器的电力信号的示意性框图；图3是根据本专利技术的优选实施例的用于进入LPSR模式的处理的流程图；以及图4是根据本专利技术的优选实施例的用于从LPSR模式恢复的处理的流程图。具体实施方式在一个实施例中，本专利技术提供了一种在计算设备中节省电力的方法，计算设备包括连接至易失性系统存储器的处理器。处理器包括处理内核、多个总是开启的非唤醒(Always-OnNon-Wakeup，AONW)资源以及系统存储器控制器。所述方法包括在处理器处接收进入低电力状态保持(LPSR)模式的请求，在易失性系统存储器中为处理器的每个AONW资源保存控制寄存器设置，将易失性系统存储器设置为自刷新模式以保持存储在易失性系统存储器中的所有数据，将系统存储器控制器设置为低电力状态，以及关断至处理器的处理内核以及所有AONW资源的电力。在另一实施例中，本专利技术提供包括易失性系统存储器和连接至易失性系统存储器的处理器的计算设备。所述处理器包括处理内核、多个总是开启的非唤醒(AONW)资源以及系统存储器控制器。所述处理器被配置为接收进入低电力状态保持(LPSR)模式的请求，在易失性系统存储器中为每个AONW资源保存控制寄存器设置，将易失性系统存储器设置为自刷新模式以保持存储在易失性系统存储器中的所有数据，将系统存储器控制器设置为低电力状态，以及关断至处理内核和所有AONW资源的电力。现在参考附图，其中贯穿多个附图，相同的附图标记用于指示相同的组件，图1中示出了根据本专利技术的优选实施例的计算设备10的实施例。计算设备10优选地包括处理器12、易失性系统存储器14以及电力管理集成电路(PMIC)16。尽管图1中未示出，但是也可以包括计算设备10的其它公知组件。处理器12优选地具有片上系统(SOC)架构，但是也可以使用其它配置。例如，处理器12可以是可从申请人处获得的i.MX7DUAL。处理器12优选地包括一个或多个中央处理单元(CPU)内核18，其配置为执行计算设备10的主要程序设计(包括基本操作系统)，以及控制计算设备10的诸如存储器、显示器、用户接口、扬声器、麦克风、通信模块等的各种硬件组件(未示出)的操作。处理内核18可以是，例如来自ARMLTD的DualCORTEX-A7。处理器12优选地还包括只读存储器(ROM)20，其配置为至少存储引导程序和涉及系统初始化的其它程序设计。处理器12还优选地包括内部易失性存储器22(例如，随机存取存储器(RAM))。内部易失性存储器22优选地配置用于接收和存储用于开启或恢复在不使用易失性系统存储器14的情况下由处理器12执行的操作和其它基本功能的程序。易失性系统存储器14优选地为动态随机存取存储器(DRAM)，但是也可以使用其它类型的易失性存储器，且作为用于由处理器12运行的操作系统和应用的存储装置和工作空间。处理器12优选地包括系统存储器接口24以允许CPU内核18控制易失性系统存储器14。处理器12还优选地包括多个总是开启的非唤醒(AONW)资源26，其是在运行操作系统的处理内核18的要求下通常总是“开启”以执行功能的处理器12的组件。然而，这些资源是“非唤醒”的，因为若不是由这些组件中的任何组件产生的系统中断将不会从睡眠模式中唤醒系统。例如，ANOW资源26可以包括通用电力控制器(GPC)28、时钟控制模块(CCM)30、系统重置控制器(SRC)32等，以及各种系统接口(例如，I2C、JTAG)、图形支持单元、通用目的定时器、脉冲宽度调制单元等。处理器12还优选地包括模拟资源域34，其优选地包括诸如下列中的一个或多个的组件：晶体振荡器36、锁相环(PLL)38、模数转换器(ADC)40、电力管理单元(PMU)42、低压差稳压器(LDO)44、温度传感器46、RC振荡器48等。在设备10的睡眠模式期间，与AONW资源26非常相似，模拟资源域34的组件将典型地保持至少部分地上电。处理器12还优选地包括安全非易失性存储装置(SNVS)安全模块50，其优选地包括诸如安全振荡器时钟52和篡改检测器54的组件。处理器12还优选地包括通用目的输入/输出(GPIO)接口56。参考图2，PMIC16优选地向处理器12的各种域(即，组件的集合)输出多个电力信号。例如，在优选的实施例中，PMIC16向处理内核18提供1.0/1.1V信号VDD_ARM，向AONW资源26提供单独的1.0/1.1V信号VDD_AONW，向模拟资源域34提供1.8V信号VDDA_1P8，向系统存储器接口24提供1.5/1.2/1.35V信号NVCC_DRAM以及向GPIO接口56提供1.8/3.3V信号NVCC_GPIO。PMIC16优选地还使用纽扣电池58向SNVS安全模块50提供电力信号VDD_SNVS。在LPSR模式中仍保持运行的其它组件可以在LPSR域60中，并且从PMIC16接收1.8V信号VDD_LPSR。参考图3，现将根据优选的实施例描述将计算设备10设置在LPSR模式的处理流程100。在正常操作中，处理器12将运行操作系统核心，在此期间可以由处理器12在操作系统中执行应用程序。在步骤102可以接收使得计算设备10进入LPSR模式的请求。请求可以明确地由计算设备10的用户选择，例如通过选择所显示选项来进入LPSR模式等。可选地，响应于特定用户动作(诸如按压电力按钮等)可以自动接收请求。在接收请求后，在步骤104处理器12启动用于每个AONW资源26的控制寄存器设置的保存。控制寄存器设置代表每个AONW资源的状态，其会在恢复操作时被还原。控制寄存器设置优选地保存在易失性系统存储器14中，其在LPSR模式期间将保持通电。然而，控制寄存器设置可以保存在通过进入LPSR模式而不会被重置的其它存储器中，例如外部驱动器、eMMC卡等。在步骤106，处理内核18优选地将代码执行从易本文档来自技高网...

【技术保护点】
一种用于在计算设备中节省电力的方法，所述计算设备包括连接至易失性系统存储器的处理器，所述处理器包括处理内核、多个总是开启的非唤醒AONW资源以及系统存储器控制器，所述方法包括：在所述处理器处接收进入低电力状态保持LPSR模式的请求；在所述易失性系统存储器中为处理器的每个AONW资源保存控制寄存器设置；将所述易失性系统存储器设置为自刷新模式以保持存储在所述易失性系统存储器中的所有数据；将所述系统存储器控制器设置为低电力状态；以及关断至处理器的处理内核和所有AONW资源的电力。

【技术特征摘要】
1.一种用于在计算设备中节省电力的方法，所述计算设备包括连接至易失性系统存储器的处理器，所述处理器包括处理内核、多个总是开启的非唤醒AONW资源以及系统存储器控制器，所述方法包括：在所述处理器处接收进入低电力状态保持LPSR模式的请求；在所述易失性系统存储器中为处理器的每个AONW资源保存控制寄存器设置；将所述易失性系统存储器设置为自刷新模式以保持存储在所述易失性系统存储器中的所有数据；将所述系统存储器控制器设置为低电力状态；以及关断至处理器的处理内核和所有AONW资源的电力。2.如权利要求1所述的方法，其中所述处理器还包括从所述AONW资源接收单独的电力信号的模拟资源域，所述方法还包括：关断至所述处理器的所述模拟资源域的电力。3.如权利要求2所述的方法，其中所述模拟资源域包括晶体振荡器、锁相环、模数转换器、电力管理单元、低压差稳压器、温度传感器或RC振荡器中的至少一个。4.如权利要求1所述的方法，其中所述AONW资源包括以下各项中的至少一个：通用电力控制器、时钟控制模块、系统重置控制器、以及存储由所述处理器执行以将所述易失性系统存储器设置为所述自刷新模式的程序的易失性存储器。5.如权利要求1所述的方法，还包括：在所述处理器处接收唤醒请求；重置所述AONW资源；从内部只读存储器中启动；对于所述系统存储器控制器恢复全部电力；使得所述易失性系统存储器退出所述自刷新模式；以及为每个AONW资源还原先前保存的控...

【专利技术属性】
技术研发人员：黄勇才，尹未秋，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国,US