一种基于FPGA的多功能电子钟系统技术方案

本实用新型专利技术涉及了一种电子钟系统，尤其是涉及一种基于FPGA的多功能电子钟系统。该系统以FPGA为平台进行电路的设计与实施，实施电路主要包含了数字钟、LCD显示、音频、闹钟、整点报时、校准模块。设计实现了电子钟的秒、分、时、周、日、月、年、节日的计数显示，校准功能，闹钟功能，整点报时功能且可根据白天和夜晚改变音量，白天音量较高，提醒明显，晚上音量较低，避免打扰休息，功能丰富，人性化，便利了人们的生活。

【技术实现步骤摘要】
一种基于FPGA的多功能电子钟系统
本技术涉及电子
，尤其涉及一种电子钟的改进，适用于日常生活，便利人们工作学习，具体为一种基于FPGA的多功能电子钟系统。
技术介绍
在日常生活中，各种形式的电子钟非常常见，能够提示人们时间，便利了人们的生活。目前的电子钟主要由单片机开发，功能较少，一般只有显示日期时间、添加闹钟的功能。单片机开发万年历的主要缺点有：资源较少，处理速度较低，许多扩展功能无法实现。因此需要一种能够实现更多扩展功能，处理速度更快的开发平台来实现一种功能更丰富的电子钟。与单片机相比，FPGA可编程，设计灵活，处理能力比单片机强很多，因此可以实现很多扩展功能。
技术实现思路
为了克服现有电子钟功能少、处理速度慢的缺点，本技术提出了一种基于FPGA的多功能电子钟系统。本技术采用如下技术方案：一种基于FPGA的多功能电子钟系统，包括：数字钟模块、校准模块、整点报时模块、闹钟模块、音频模块、LCD模块、按键模块；数字钟模块分别与校准模块、整点报时模块、闹钟模块、LCD模块连接；音频模块分别与整点报时模块、闹钟模块连接；按键模块分别与校准模块、闹钟模块连接。所述数字钟模块包括有源晶体振荡器、时钟缓冲器、分频器、计数器A、计数器B、计数器C、计数器D、计数器E、计数器F、计数器G、计数器H、计数器I；源晶体振荡器、时钟缓冲器、分频器、计数器A、计数器B、计数器C依次连接，计数器C分别与计数器D、计数器E连接，计数器E分别与计数器F、计数器H、计数器I连接，计数器F与计数器G连接；计数器A、计数器B、计数器C、计数器D、计数器E、计数器F、计数器G、计数器H、计数器I分别与LCD模块连接。所述按键模块包括按键1、按键2、按键3、按键4。所述校准模块包括加法器、校准器；按键1、加法器、数字钟模块分别与校准器连接；按键2与加法器连接。所述闹钟模块包括加减器、定时器、比较器C；按键3、按键4、加减器、比较器C分别与定时器连接，数字钟模块、音频模块、LCD模块分别与比较器C连接。所述整点报时模块包括比较器A、比较器B；数字钟模块、比较器A、比较器B、音频模块依次连接。所述音频模块包括SD卡接口、扬声器。所述整点报时模块在比较器B中进行白天和夜晚的判断，根据判断改变音频模块的音量。所述音频模块可以读取SD卡中的音乐，并将其用于闹钟模块和整点报时模块。本技术提出的多功能电子钟既具有常规电子钟功能中的显示时间功能，校准功能，闹钟功能，又具有整点报时功能、显示年月日周节日功能，功能更为丰富；其中整点报时功能根据白天和夜晚改变音量，白天音量较高，提醒明显，晚上音量较低，避免打扰休息，真正做到了人性化。除此之外可以通过SD卡接口插入SD卡增加音频资源，可供闹钟选择。本技术基于FPGA硬件实现，具有良好的适应性与移植性，在实际应用中具有较高的应用价值。附图说明图1是本技术的整体结构示意图。图2是本技术的数字钟模块示意图。图3是本技术的校准模块示意图。图4是本技术的闹钟模块示意图。图5是本技术的整点报时模块示意图。具体实施方式以下结合附图和具体实施例来对本技术做进一步的说明。如图1所示，本系统以主模块为中心，统一控制各分模块，完成不同功能。分别为数字钟模块、LCD模块、音频模块、闹钟模块、整点报时模块、校准模块。数字钟模块分别与校准模块、整点报时模块、闹钟模块、LCD模块连接；音频模块分别与整点报时模块、闹钟模块连接；按键模块分别与校准模块、闹钟模块连接。数字钟模块包括有源晶体振荡器、时钟缓冲器、分频器、计数器A、计数器B、计数器C、计数器D、计数器E、计数器F、计数器G、计数器H、计数器I；源晶体振荡器、时钟缓冲器、分频器、计数器A、计数器B、计数器C依次连接，计数器C分别与计数器D、计数器E连接，计数器E分别与计数器F、计数器H、计数器I连接，计数器F与计数器G连接；计数器A、计数器B、计数器C、计数器D、计数器E、计数器F、计数器G、计数器H、计数器I分别与LCD模块连接；计数器A、计数器B、计数器C、计数器D、计数器E、计数器F、计数器G、计数器H、计数器I分别是秒、分、时、上下午、日、月、年、节日、星期的计数器。按键模块包括按键1、按键2、按键3、按键4。校准模块包括加法器、校准器；按键1、加法器、数字钟模块分别与校准器连接；按键2与加法器连接。闹钟模块包括加减器、定时器、比较器C；按键3、按键4、加减器、比较器C分别与定时器连接，数字钟模块、音频模块、LCD模块分别与比较器C连接。整点报时模块包括比较器A、比较器B；数字钟模块、比较器A、比较器B、音频模块依次连接。音频模块包括SD卡接口、扬声器。如图2所示，数字钟模块：首先通过有源晶体振荡器生成50MHz频率时钟信号，然后通过时钟缓冲器将50MHz频率时钟信号缓冲后变成低抖动50MHz时钟信号，接着通过分频器产生所需的1Hz的时钟信号，即为秒信号，然后分别通过计数器A~I产生分、时、日、月、年、上下午、星期、节日等信号。本系统的数字钟模块首先采用了50MHz时钟的分频得到较为精准的1Hz时钟，然后通过计数器进位产生时分秒年月日等信号。如图3所示，校准模块：从数字钟模块中的A/B/C/E/F/G计数器中获取年月日时分秒信号，按键1按下的信号修改校准位，按键2的信号输入加法器，在当前时间基础上进行加法运算，加法器产生的值输入校准器中，校准器将值传回给数字钟模块中的A-I计数器，在计数器将在传回的值的基础上重新进行计数器运算。本系统的校准模块中在校准器中将每个计数器从前一个计数器中获取的进位信号与按键1按键2的信号进行一定逻辑运算，这样当时钟触发或者符合条件的按键2按下时选中修改位都能进行加法运算，实现了校准功能。闪烁功能则是按键1选中某一位的时候，让改位显示在真实计时数和显示为空之间来回切换。如图4所示，闹钟模块：按键3按下的信号与按键4按下的信号在定时器中进行了一定逻辑运算，进行闹钟模式的切换和修改位的选择，按键1、按键2按下的信号进入加减器，进行闹钟的设定，定时器的值与数字钟计数器A、计数器B、计数器C当前的值分别进入比较器C后进行比较，当两者相等时，输入信号1到LCD模块和音频模块。本系统的闹钟模块，在第一次按下按键4后进入定时状态，可通过按键3对要修改的时分秒位进行选择，通过按键2、按键1进行加减设定闹钟，第二次按下按键4，退出闹钟设置，向LCD输出信号0，LCD解码后将会在LCD上显示一个闹钟标记。当到达设置的闹钟时间时，向LCD模块和音频模块输出信号1，LCD解码后将会LCD上的闹钟标记消失，音频模块扬声器会播放从SD卡中获取的音乐。第三次按下按键4，取消闹钟，同样向LCD输出信号1。再次按下，再次设置闹钟。如图5所示，整点报时模块：从数字钟模块中计数器A、计数器、计数器C获取时分秒信号，输入比较器A中，判断是否达到整点，再将信号输入比较器B中，判断是在白天还是夜晚（白天音量高，夜晚音量低），然后输入信号到音频模块，触发扬声器。本系统的整点报时模块，将当前时间的分秒与xx：59：50进行比较，若相等，则输出信号1到音频模块，触发扬声器。音频模块：读取SD卡中的音乐，收到信号1时，触发扬声器，播放本文档来自技高网...

【技术保护点】
一种基于FPGA的多功能电子钟系统，其特征在于，包括：数字钟模块、校准模块、整点报时模块、闹钟模块、音频模块、LCD模块、按键模块；数字钟模块分别与校准模块、整点报时模块、闹钟模块、LCD模块连接；音频模块分别与整点报时模块、闹钟模块连接；按键模块分别与校准模块、闹钟模块连接。

【技术特征摘要】
1.一种基于FPGA的多功能电子钟系统，其特征在于，包括：数字钟模块、校准模块、整点报时模块、闹钟模块、音频模块、LCD模块、按键模块；数字钟模块分别与校准模块、整点报时模块、闹钟模块、LCD模块连接；音频模块分别与整点报时模块、闹钟模块连接；按键模块分别与校准模块、闹钟模块连接。2.根据权利要求1所述的一种基于FPGA的多功能电子钟系统，其特征在于：所述数字钟模块包括有源晶体振荡器、时钟缓冲器、分频器、计数器A、计数器B、计数器C、计数器D、计数器E、计数器F、计数器G、计数器H、计数器I；有源晶体振荡器、时钟缓冲器、分频器、计数器A、计数器B、计数器C依次连接，计数器C分别与计数器D、计数器E连接，计数器E分别与计数器F、计数器H、计数器I连接，计数器F与计数器G连接；计数器A、计数器B、计数器C、计数器D、计数器E、计数器F、计数器G、计数器H、计数器I分别与LCD模块连接...

【专利技术属性】
技术研发人员：宋祎瑶，徐芳，陈小桥，
申请(专利权)人：武汉大学，
类型：新型
国别省市：湖北,42