一种2路并行数据信号的对齐方法及系统技术方案

本发明专利技术公开了一种2路并行数据信号的对齐方法及系统，涉及多路并行信号的接收领域。该方法的步骤为：将2路测试模拟信号进行模数转换，得到2路测试数字信号，根据2路测试数字信号计算2路调整参数，按照调整参数对相应的并行数字信号进行调整，调整后的并行数字信号即为本发明专利技术自动对齐的并行数据。本发明专利技术能够简单而准确的对齐各路并行数据，避免接收端数据解调错误，非常便于人们使用，适于推广。

【技术实现步骤摘要】
一种多路并行数据信号的对齐方法及系统
本专利技术涉及多路并行信号的接收领域，具体涉及一种多路并行数据信号的对齐方法及系统。
技术介绍
在光通信及无线通信系统中，经常会实时接收处理多路并行模拟信号，例如QPSK(QuadraturePhaseShiftKeyin，正交相移键控)信号的I路和Q路。多路并行模拟信号一般通过多个高速ADC(AnalogDigitalConverter，模-数转器)芯片转化为多路并行的数字信号，再使用高速收发设备来接收并行的数字信号并对其进行处理，高速收发设备例如FPGA(FieldProgrammableGateArray，现场可编程门阵列)和ASIC(ApplicationSpecificIntegratedCircuit，专用集成电路)芯片等。但是，从ADC到FPGA或ASIC时，可能因电路布线延时或者高速收发通道的内部结构不稳定，而使得各路数据难以同步，各路数据之间前后错位N(N为正整数)个数据码元的现象，进而导致接收端数据解调错误。
技术实现思路
针对现有技术中存在的缺陷，本专利技术解决的技术问题为：自动对齐码元错位的多路并行数据。本专利技术能够简单而准确的对齐各路并行数据，避免接收端数据解调错误，非常便于人们使用，适于推广。为达到以上目的，本专利技术提供的多路并行数据信号的对齐方法，包括以下步骤：S1：生成与需要对齐的多路并行模拟信号的码元周期相同的测试模拟信号，将测试模拟信号分为2路，分别对2路测试模拟信号进行模数转换后，得到2路测试数字信号：测试数字信号1和测试数字信号2，转到S2；S2：分别在2路测试数字信号中，同步获取N个码元周期长度的序列：I(n)和Q(n)，N＞2M，M为定义的最大码元周期数，I(n)与测试数字信号1对应，Q(n)与测试数字信号2对应；将Q(n)循环移位k1位后，得到k1的取值范围为1至N，根据和I(n)计算得到第一相关值SUM1(k1)，计算公式为：将I(n)循环移位k2位后，得到k2的取值范围为1至N，根据和Q(n)计算得到第二相关值SUM2(k2)，计算公式为：确定与SUM1(k1)绝对值的峰值对应的k1值k1x，确定与SUM2(k2绝对值的峰值对应的k2值k2x；将k1x与k2x进行比较：若k1x＞k2x，将测试数字信号1的调整参数1设置为：对数字信号位移k2x个码元周期，将测试数字信号2的调整参数2设置为：对数字信号位移0个码元周期；若k1x＜k2x，将测试数字信号1的调整参数1设置为：对数字信号位移0个码元周期，将测试数字信号2的调整参数2设置为：对数字信号位移k1x个码元周期，转到S3；S3：按照S1的方式将2路并行模拟信号经模数转换为并行数字信号：并行数字信号1和并行数字信号2，并行数字信号1的传输路径与测试数字信号1相同，并行数字信号2的传输路径与测试数字信号2相同；按照S3中的调整参数1，对并行数字信号1的码元周期进行调整，按照S3中的调整参数2，对并行数字信号2的码元周期进行调整。与现有技术相比，本专利技术的优点在于：参见S1至S3可知，本专利技术通过自主研制的并行数据信号对齐算法，能够自动计算得出多路并行数据信号的调整参数，多路并行数据信号经模数转换和高速收发设备后，根据调整参数进行调整，即可简单而准确的对齐各路并行数据。因此，与现有技术中经模数转换和高速收发设备传输后，难以同步的各路并行数据相比，本专利技术能够自动对齐各路并行数据，进而避免了接收端数据解调错误，非常便于人们使用，适于推广。附图说明图1为本专利技术实施例中多路并行数据信号的对齐方法的流程图。图2为本专利技术实施例中多路并行数据信号的对齐系统的信号传输流程图。具体实施方式以下结合附图及实施例对本专利技术作进一步详细说明。参见图1所示，本专利技术实施例中的多路并行数据信号的对齐方法，包括以下步骤：S1：生成与需要对齐的多路并行模拟信号(本实施例对齐2路并行数据信号)的码元周期相同的测试模拟信号，测试模拟信号优选为PRBS(Pseudo-RandomBinarySequence，伪随机二进制序列)信号；将测试模拟信号分为2路，分别对2路测试模拟信号进行模数转换后，得到2路测试数字信号：测试数字信号1和测试数字信号2，转到S2。S2：分别在2路测试数字信号中，同步获取N个码元周期长度的序列：I(n)和Q(n)，N＞2M，M为定义的最大码元周期数，I(n)与测试数字信号1对应，Q(n)与测试数字信号2对应。将Q(n)循环移位k1位后，得到k1的取值范围为1～N，根据和I(n)计算得到第一相关值SUM1(k1)，计算公式为：将I(n)循环移位k2位后，得到k2的取值范围为1～N，根据和Q(n)计算得到第二相关值SUM2(k2)，计算公式为：确定与SUM1(k1)绝对值的峰值对应的k1值k1x，确定与SUM2(k2绝对值的峰值对应的k2值k2x；将k1x与k2x进行比较：若k1x＞k2x，将测试数字信号1的调整参数1设置为：对数字信号位移k2x个码元周期，将测试数字信号2的调整参数2设置为：对数字信号位移0个码元周期；若k1x＜k2x，将测试数字信号1的调整参数1设置为：对数字信号位移0个码元周期，将测试数字信号2的调整参数2设置为：对数字信号位移k1x个码元周期，转到S3。S3：按照S1的方式将2路并行模拟信号经模数转换为并行数字信号：并行数字信号1和并行数字信号2，并行数字信号1的传输路径与测试数字信号1相同，并行数字信号2的传输路径与测试数字信号2相同；按照S3中的调整参数1，对并行数字信号1的码元周期进行调整(即将并行数字信号1位移k2x或0个码元周期)，按照S3中的调整参数2，对并行数字信号2的码元周期进行调整(即将并行数字信号2位移0或k1x个码元周期)。参见图2所示，本专利技术实施例中的实现上述方法的多路并行数据信号的对齐系统，包括测试信号生成模块、高速发送通道、对齐计算模块、数据处理模块和2套信号对齐组件。2套信号对齐组件中，1套信号对齐组件包括顺次相连的数据选择器1、ADC1、高速接收通道1和移位模块1，另1套信号对齐组件包括顺次相连的数据选择器2、ADC2、高速接收通道2和移位模块2；数据选择器1至ADC1的传输路径，与数据选择器2至ADC2的传输路径等长；ADC1至高速接收通道1的传输路径，与ADC2至高速接收通道2的传输路径等长。测试信号生成模块通过高速发送通道，分别与数据选择器1、数据选择器2相连；高速发送通道至数据选择器1的传输路径，与高速发送通道至数据选择器2的传输路径等长。对齐计算模块分别与移位模块1、移位模块2相连，移位模块1、移位模块2均与数据处理模块相连。测试信号生成模块用于：生成与需要对齐的多路并行模拟信号的码元周期相同的测试模拟信号(PRBS信号)后，将测试模拟信号传输至高速发送通道。高速发送通道用于：将测试模拟信号分为两路，将两路测试模拟分别传输至数据选择器1和数据选择器2。数据选择器1用于：接收并行模拟信号1和测试模拟信号，根据测试使能信号的控制，发送并行模拟信号1或测试模拟信号至ADC1。数据选择器2用于：接收并行模拟信号2和测试信号，根据测试使能信号的控制，发送并行模拟信号2或测试信号至ADC2。ADC1用于：接收并行模拟信号1时，将并行模拟信号1模本文档来自技高网...

【技术保护点】
一种多路并行数据信号的对齐方法，其特征在于，该方法包括以下步骤：S1：生成与需要对齐的多路并行模拟信号的码元周期相同的测试模拟信号，将测试模拟信号分为2路，分别对2路测试模拟信号进行模数转换后，得到2路测试数字信号：测试数字信号1和测试数字信号2，转到S2；S2：分别在2路测试数字信号中，同步获取N个码元周期长度的序列：I(n)和Q(n)，N＞2M，M为定义的最大码元周期数，I(n)与测试数字信号1对应，Q(n)与测试数字信号2对应；将Q(n)循环移位k

【技术特征摘要】
1.一种多路并行数据信号的对齐方法，其特征在于，该方法包括以下步骤：S1：生成与需要对齐的多路并行模拟信号的码元周期相同的测试模拟信号，将测试模拟信号分为2路，分别对2路测试模拟信号进行模数转换后，得到2路测试数字信号：测试数字信号1和测试数字信号2，转到S2；S2：分别在2路测试数字信号中，同步获取N个码元周期长度的序列：I(n)和Q(n)，N＞2M，M为定义的最大码元周期数，I(n)与测试数字信号1对应，Q(n)与测试数字信号2对应；将Q(n)循环移位k1位后，得到k1的取值范围为1至N，根据和I(n)计算得到第一相关值SUM1(k1)，计算公式为：将I(n)循环移位k2位后，得到k2的取值范围为1至N，根据和Q(n)计算得到第二相关值SUM2(k2)，计算公式为：确定与SUM1(k1)绝对值的峰值对应的k1值k1x，确定与SUM2(k2)绝对值的峰值对应的k2值k2x；将k1x与k2x进行比较：若k1x＞k2x，将测试数字信号1的调整参数1设置为：对数字信号位移k2x个码元周期，将测试数字信号2的调整参数2设置为：对数字信号位移0个码元周期；若k1x＜k2x，将测试数字信号1的调整参数1设置为：对数字信号位移0个码元周期，将测试数字信号2的调整参数2设置为：对数字信号位移k1x个码元周期，转到S3；S3：按照S1的方式将2路并行模拟信号经模数转换为并行数字信号：并行数字信号1和并行数字信号2，并行数字信号1的传输路径与测试数字信号1相同，并行数字信号2的传输路径与测试数字信号2相同；按照S3中的调整参数1，对并行数字信号1的码元周期进行调整，按照S3中的调整参数2，对并行数字信号2的码元周期进行调整。2.如权利要求1所述的多路并行数据信号的对齐方法，其特征在于：S1中所述测试模拟信号为PRBS信号。3.一种实现权利要求1或2所述方法的多路并行数据信号的对齐系统，其特征在于：该系统包括测试信号生成模块、高速发送通道、对齐计算模块和2套信号对齐组件；1套信号对齐组件包括顺次相连的数据选择器1、ADC1、高速接收通道1和移位模块1，另1套信号对齐组件包括顺次相连的数据选择器2、ADC2、高速接收通道2和移位模块2；测试信号生成模块用于：生成与需要对齐的多路并行模拟信号的码元周期相同的测试模拟信号后，将测试模拟信号传输至高速发送通道；高速发送通道用于：将测试模拟信号分为两路，将两路测试模拟信号分别传输至数据选择器1和数据选择器2；数据选择器1用于：接收并行模拟信号1和测试模拟信号，根据测试使能信号的控制，发送并行模拟信号1或测试模拟信号至ADC1；数据选择器2用于：接收并行模拟信号2和测试信号，根据测试使能信号的控制，发送并行模拟信号2或测试信号至ADC2；ADC1用于：接收并行模拟信号1时，将并行模拟信号1模数转换为并行数字信号1后，传输至移位模块1；接收测试模拟信号1时，将测...

【专利技术属性】
技术研发人员：孟令恒，曾韬，李婕，江风，
申请(专利权)人：武汉邮电科学研究院，
类型：发明
国别省市：湖北,42