具有经修改UART接口的可变帧长度虚拟GPIO制造技术

提供了一种虚拟GPIO接口，其从处理器接收GPIO信号传送集。该虚拟GPIO接口以常规方式在GPIO引脚上传送该GPIO信号传送集的一部分。然而，该虚拟GPIO接口将该GPIO信号传送集的剩余部分提供给有限状态机，该有限状态机将该剩余部分中的GPIO信号串行化为虚拟GPIO信号帧。经修改UART接口响应于UART过采样时钟循环来在UART传送引脚上传送这些帧。

Variable frame length virtual GPIO with modified UART interface

A virtual GPIO interface is provided that receives a GPIO signaling set from a processor. The virtual GPIO interface transmits part of the GPIO signaling set on the GPIO pin in a conventional manner. The virtual GPIO interface, however, supplies the remainder of the GPIO signal set to a finite state machine that serialize the GPIO signal in the remainder into a virtual GPIO signal frame. The modified UART interface transmits the frames on the UART transport pins in response to the UART oversampling clock cycle.

【技术实现步骤摘要】
【国外来华专利技术】具有经修改UART接口的可变帧长度虚拟GPIOL·米什拉、R·维特费尔特、J·伯尼扬和R·P·阿伦相关申请的交叉引用本申请要求于2014年9月11日提交的美国临时申请No.62/049,346的权益，且要求于2015年9月10日提交的美国专利申请No.14/850,809的申请日的优先权，这两篇申请通过援引纳入于此。
本申请涉及通用输入/输出(GPIO)，并且尤其涉及配置成将一对引脚用作虚拟GPIO引脚的集成电路。背景通用输入/输出(GPIO)使得集成电路设计者能够提供可以为特定应用定制的普适引脚。例如，取决于用户需要，GPIO引脚可以被编程为输出引脚或者输入引脚。GPIO主机或外围设备通常将控制可基于接口要求而变动的引脚群。由于GPIO引脚的可编程性，它们通常被包括在微处理器和微控制器应用中。例如，移动设备中的应用处理器可使用数个GPIO引脚来进行握手信令，诸如与调制解调器处理器的处理器间通信(IPC)。对于此类握手信令，若边带信号必须既被处理器传送又被其接收，那么该边带信号被视为是“对称”的。若有n个对称的边带信号需要被交换，那么每个处理器要求n*2个GPIO(一个GPIO传送给定信号并且一个GPIO接收该信号)。例如，调制解调器处理器与应用处理器之间的对称IPC接口可以包括五个信号，这转化成结果所得的IPC信令需要10个GPIO引脚。IPC通信需要如此之多的GPIO引脚增加了制造成本。此外，为IPC投入过多的GPIO限制了GPIO对其他系统级外围接口的可用性。该问题不能够通过将IPC通信移到处理器之间的主数据总线上来得到解决，因为如此就违反了特定角点条件。相应地，本领域中存在对能够容适众多输入/输出信号而不要求过量引脚的GPIO架构的需求。概述提供了一种用于在各自具有处理器的两个集成电路之间进行通信的混合虚拟GPIO架构。该架构被视为“混合”的，因为其容适GPIO信号和消息接发信号两者。如前文所讨论的，常规GPIO系统中的GPIO信号专供特定引脚。在相应GPIO引脚上接收到GPIO信号标识去往接收方处理器的信号。但是，消息接发信号在专用接收引脚(诸如在串行外围接口(SPI)或进程间通信(IPC)接口中的专用接收引脚)上被接收。各种消息接发信号可以由此在相同专用接收引脚上被接收。为了在消息接发信号之间进行区分，常规上消息接发信号包括地址报头，该地址报头包含地址。接收方集成电路基于该地址将接收到的消息接发信号路由到恰适的寄存器。例如，一种类型的消息接发信号可涉及所安装的卡(诸如无线卡或GPS卡)的身份。那么此类消息接发信号将具有映射到恰适寄存器的地址，从而对应的消息内容可被相应地寄存。通过解读寄存器的结果所得的内容，接收方处理器可随后解读所安装的卡的身份。其他类型的消息接发信号可按类似方式被路由到接收方集成电路中的恰适寄存器。每个集成电路还包括用于使用GPIO信号传送集来与其他集成电路通信的虚拟GPIO接口。该虚拟GPIO接口被配置成以常规方式在GPIO引脚上向远程处理器传送该传送集的一部分。但是，该传送集的剩余部分不是在个体GPIO引脚上传送的。相反，该GPIO信号传送集的剩余部分由混合虚拟GPIO有限状态机(FSM)串行化为至少一个帧并在专用传送引脚上传送。该混合虚拟GPIO有限状态机还被配置成将这些消息接发信号串行化到该至少一个帧中或串行化为这些消息接发信号的(诸)专用帧。为了排除对用于同步对虚拟GPIO信号和消息接发信号的传送和接收的外部时钟的需要，每个集成电路还包括经修改通用异步接收机/发射机(UART)接口。每个集成电路的混合虚拟FSM被配置成将虚拟GPIO信号帧和/或消息接发信号帧提供给对应的经修改UART接口。每个经修改UART接口被配置成通过以下操作来在UART传送引脚上传送这些帧中的每个比特：使用过采样时钟来对该比特进行过采样；以及在该传送引脚上向远程集成电路中的经修改UART接口的接收引脚传送结果所得的采样。接收方经修改UART接口使用其过采样时钟来对每个收到比特进行采样，并如UART领域已知的那样基于结果所得的采样来解码这些比特。结果所得的架构是相当有利的，因为仅使用单个传送引脚和单个接收引脚来同步结果所得的对虚拟GPIO信号和消息接发信号的传输并不需要外部时钟引脚。附图简要说明图1是其中每个集成电路均包括经修改UART接口的示例混合虚拟GPIO系统的框图。图2A是其中处理器与单个远程处理器通信的混合虚拟GPIO系统的高级框图。图2B是其中处理器与两个远程处理器通信的混合虚拟GPIO系统的高级示图。图3是图1的系统中的经修改UART接口的高级电路图。图4解说了图1的系统的虚拟GPIO/消息接发信号帧的格式。图5解说了用于编程图1的系统中的虚拟GPIO和消息接发帧长度的一对编程帧。图6解说了用于确收响应于图5的帧而被编程的帧长度的一对确收帧。图7解说了用于图1的系统的示例专用虚拟GPIO帧和示例专用消息接发信号帧。图8解说了用于图1的系统的包括虚拟GPIO信号和消息接发信号两者的混合帧。图9是用于图1的系统中的集成电路的操作方法的流程图。图10是纳入了图1的系统中所示的集成电路之一的示例设备的框图。图11解说了不具有中间定时比特的帧、具有一个中间定时比特的帧、以及具有两个中间定时比特的帧。本专利技术的各实施例及其优势通过参考以下详细描述而被最好地理解。应当领会，相同参考标记被用来标识在一个或多个附图中所解说的相同元件。详细描述提供了一种混合虚拟通用输入/输出(GPIO)架构或系统，其使得集成电路能够使用一对UART传送(TX)和接收(RX)引脚，如同它们构成了更大数目的GPIO引脚一样。这一架构被视为是虚拟的，因为对于创建GPIO信号的系统级应用而言，这就如同这些GPIO信号正被容适在常规GPIO引脚上进行输入/输出一样，而不管这些GPIO信号正作为虚拟GPIO信号被串行化和传送。换言之，具有本文中所公开的虚拟GPIO架构的片上系统(SoC)或其他集成电路不会经历GPIO信号与虚拟GPIO信号之间的功能差异。然而，使用了仅两个引脚来传送和接收原本各自需要它们自己的专用GPIO引脚对(若GPIO信号是对称的)的虚拟GPIO信号。该系统被视为是“混合的”，因为其容适虚拟GPIO信号和消息接发信号两者。如前文所讨论的，常规GPIO系统中的GPIO信号专用于特定引脚。在对应GPIO引脚上接收到GPIO信号标识去往接收方处理器的信号。在所公开的混合虚拟GPIO架构中，每个集成电路包括耦合至虚拟GPIO接口的处理器。该处理器向该虚拟GPIO接口提供GPIO信号传送集。该虚拟GPIO接口以常规方式在相应GPIO引脚上驱动GPIO信号传送集的第一部分。该虚拟GPIO接口将该GPIO信号传送集的剩余第二部分提供给混合虚拟GPIO有限状态机(FSM)。该混合虚拟GPIOFSM被配置成将该GPIO信号传送集的剩余第二部分串行化为组织成一个或多个帧的虚拟GPIO信号传送集。经修改的虚拟UART接口被配置成在专用传送引脚上传送这些帧。帧内的位置将给定虚拟GPIO信号链接至其变换自的对应GPIO信号。每个经修改UART接口包括专用接收引脚，其耦合至该系统中的传送方集成电路中的经修改UAR本文档来自技高网...

【技术保护点】
一种集成电路，包括：第一处理器；多个GPIO引脚；虚拟GPIO接口，其被配置成从所述处理器接收GPIO信号传送集并在所述GPIO引脚上向远程第二处理器传送所述传送集的第一部分；有限状态机，其被配置成将来自所述虚拟GPIO接口的所述GPIO信号传送集的剩余第二部分串行化为虚拟GPIO信号的至少一个第一帧；以及经修改通用异步接收机/发射机(UART)接口，其被配置成响应于过采样时钟循环来在UART传送引脚上向所述远程第二处理器传送所述至少一个第一帧。

【技术特征摘要】
【国外来华专利技术】2014.09.11 US 62/049,346;2015.09.10 US 14/850,8091.一种集成电路，包括：第一处理器；多个GPIO引脚；虚拟GPIO接口，其被配置成从所述处理器接收GPIO信号传送集并在所述GPIO引脚上向远程第二处理器传送所述传送集的第一部分；有限状态机，其被配置成将来自所述虚拟GPIO接口的所述GPIO信号传送集的剩余第二部分串行化为虚拟GPIO信号的至少一个第一帧；以及经修改通用异步接收机/发射机(UART)接口，其被配置成响应于过采样时钟循环来在UART传送引脚上向所述远程第二处理器传送所述至少一个第一帧。2.如权利要求1所述的集成电路，其特征在于，所述经修改UART接口被配置成响应于所述至少一个帧中每比特16个过采样循环来向所述远程处理器传送所述至少一个第一帧。3.如权利要求1所述的集成电路，其特征在于，所述有限状态机包括多个消息接发寄存器，并且其中所述第一处理器被配置成将多个消息接发信号写入所述消息接发寄存器，并且其中所述有限状态机被进一步配置成将来自所述消息接发寄存器的所述消息接发信号串行化为至少一个第二帧，并且其中所述经修改UART接口被进一步配置成响应于所述过采样时钟循环来在所述UART传送引脚上向所述远程第二处理器传送所述至少一个第二帧。4.如权利要求3所述的集成电路，其特征在于，所述有限状态机被进一步配置成将报头添附至所述至少一个第一帧以将所述至少一个第一帧标识为专用于所述虚拟GPIO信号。5.如权利要求3所述的集成电路，其特征在于，所述有限状态机被进一步配置成将报头添附至所述至少一个第二帧以将所述至少一个第二帧标识为专用于所述消息接发信号。6.如权利要求1所述的集成电路，其特征在于，所述有限状态机包括多个消息接发寄存器，并且其中所述第一处理器被配置成将多个消息接发信号写入所述消息接发寄存器，并且其中所述有限状态机被进一步配置成将来自所述消息接发寄存器的所述消息接发信号串行化为所述至少一个第一帧。7.如权利要求6所述的集成电路，其特征在于，所述有限状态机被进一步配置成将报头添附至所述至少一个第一帧以将所述至少一个第一帧标识为包含所述虚拟GPIO信号和所述消息接发信号两者的混合帧。8.如权利要求6所述的集成电路，其特征在于，所述有限状态机被进一步配置成将扩展报头添附至所述至少一个第一帧以标识所述虚拟GPIO信号在所述至少一个第一帧中的位置以及标识所述消息接发信号在所述至少一个第一帧中的位置。9.如权利要求1所述的集成电路，其特征在于，所述有限状态机被进一步配置成形成标识所述至少一个第一帧的长度的编程帧，并且其中所述经修改UART接口被进一步配置成响应于所述过采样时钟循环来在所述UART传送引脚上向所述远程第二处理器传送所述编程帧。10.如权利要求9所述的集成电路，其特征在于，所述经修改UART接口被进一步配置成响应于所述UART过采样时钟循环来在UART接收引脚上接收确收所述至少一个第一帧的长度的确收帧。11.如权利...

【专利技术属性】
技术研发人员：L·J·米什拉，R·D·韦斯特费尔特，J·L·帕尼安，R·皮提果艾伦，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US