一种高性价比的SoC架构制造技术

本实用新型专利技术公开了一种高性价比的SoC架构，包括改进的8051核、flash核、模数转换器、实时钟、串口、SPI接口、通用IO口、通信收发器、数据存储器、I2C接口，所述模数转换器、实时钟、串口、SPI接口、通用IO口、I2C接口通过SFR总线或xmem总线与8051核电性连接，所述通信收发器通过SFR总线和xmem总线与8051核电性连接，所述数据存储器通过xmem总线与8051核电性连接，所述flash核通过flash信号线与flash存取控制电路电性连接，所述flash存取控制电路通过读写总线与8051核电性连接，所述flash存取控制电路支持程序烧录。本实用新型专利技术可以节省存储空间、提高速度，支持8051在flash中的bank操作，采用了改进的8051核，与标准8051指令集兼容，占用芯片面积小，减少了成本和风险，简化系统设计、减少功耗和成本。

A cost-effective architecture for SoC

The utility model discloses a cost-effective SoC architecture, including the improvement of the 8051 nucleus, flash nucleus, analog-to-digital converter, real-time clock, serial port, SPI interface, IO interface and communication transceiver, data memory, I2C interface, the analog-to-digital converter, real-time clock, serial port, SPI interface, IO interface and I2C the interface is connected with the 8051 nuclear power through the SFR bus or xmem bus, the communication transceiver is connected with the 8051 nuclear power through the SFR bus and xmem bus, and the data memory is connected with the 8051 nuclear power through the xmem bus, the flash through the flash signal line and flash access control circuit is electrically connected with the flash access control through reading and writing circuit connected to the 8051 nuclear power of the bus, the flash access control circuit support program recording. The utility model can save storage space and improve the speed, support 8051 flash in the bank operation, the 8051 core, compatible with the standard 8051 instruction set, small chip area, reduce the cost and risk, simplify system design, reduce power consumption and cost.

【技术实现步骤摘要】
一种高性价比的SoC架构
本技术涉及芯片架构
，尤其涉及一种高性价比的SoC架构。
技术介绍
现在很多商用芯片都在尽可能增加集成度，从而降低成本、提高可靠性。常常一个芯片就是一个小的片上系统(SoC)。其中的CPU核一般用于数据运算和/或事务处理。高性能的CPU核常常需要license费用，并且占的芯片面积也不小。而实际应用中，常常并不需要一味追求高性能——比如，有的应用没有过大的数据量，或者有额外的协处理器分担一部分运算。在保证一定性能的前提下，简单的CPU核，以及相应的系统架构，可以简化系统设计、减少功耗和成本。此外，丰富的应用是现在嵌入式终端面临的主要问题，这意味着大量的应用程序，即需要大的程序空间。而传统8051程序空间寻址仅为64k，在面对上述应用时捉襟见肘。
技术实现思路
本技术的目的是为了解决现有技术中存在的缺点，而提出的一种高性价比的SoC架构。为了实现上述目的，本技术采用了如下技术方案：一种高性价比的SoC架构，包括改进的8051核、flash核、模数转换器、实时钟、串口、SPI接口、通用IO口、通信收发器、数据存储器、I2C接口，所述模数转换器、实时钟、串口、SPI接口、通用IO口、I2C接口通过SFR总线或xmem总线与8051核电性连接，所述通信收发器通过SFR总线和xmem总线与8051核电性连接，所述数据存储器通过xmem总线与8051核电性连接，所述flash核通过flash信号线与flash存取控制电路电性连接，所述flash存取控制电路通过读写总线与8051核电性连接，所述flash存取控制电路支持程序烧录。优选的，所述通信收发器包括配置寄存器、数据缓冲器，所述配置寄存器通过SFR总线与8051核电性连接，所述数据缓冲器通过通过xmem总线与8051核电性连接。优选的，所述flash存取控制电路包括flash下载电路、flash只读电路、flash读写电路，所述flash下载电路与下载控制相连用于接收上位机数据，按页写入全部原始程序，所述flash只读电路与8051核相连作为程序空间的ROM来使用，所述flash读写电路通过8051总线与8051核相连用于部分更改flash内容，所述flash核分别与flash下载电路、flash只读电路、flash读写电路电性连接，其中所述flash只读电路与flash读写电路并联后与所述flash下载电路并联。优选的，所述flash下载电路包括下载控制状态机、串口收发、串口波特率生成，所述串口波特率生成的输出端与串口收发的输入端连接，所述下载控制状态机、串口收发双向连接，所述下载控制状态机与flash信号双向连接，所述串口收发与串口信号双向连接。优选的，所述flash读写电路部分更改flash内容通过在8051核的数据存储器中包含一块两用RAM，平时作为8051的数据存储器使用；当需要对flash的一部分进行改写时，就搬移一部分程序到此RAM，然后程序跳转到此RAM中运行，并对flash进行写操作；写完后跳转回flash继续运行。优选的，所述改进的8051核支持bank电路，包括指令执行状态机、8051专用寄存器堆、8051输入输出控制接口和bank选择电路，所述指令执行状态机包括跳转后控制信号，所述8051专用寄存器堆内包括bank序号用于配置下次要跳入的bank的序号，所述跳转后控制信号、bank序号的输出端与bank选择电路的输入端连接，所述8051输入输出控制接口的输入端与flash核的输出端连接，所述8051输入输出控制接口、bank选择电路的输出端均与组合逻辑电路的输入端连接，所述组合逻辑电路将加bank后的地址发送给flash核。改进的8051核是一个免费的改进过的8051IP核，它的绝大部分指令与标准8051兼容，同时将标准8051每个机器周期中的12个时钟周期缩减为4个，大大提高了执行速度。模数转换器、实时钟、串口、SPI接口、通用IO口、I2C接口可以灵活的连接在SFR总线和xmem总线上，以达到在芯片中可剪裁的采用各种常见接口的目的。随着工艺的进步，已经有很多成熟的flashIPcore可以集成到芯片中，大大减少了板级设计的复杂度。另外，现在很多应用都要求能够在线更新应用程序，这需要硬件的支持。鉴于此，我们设计flashcore的硬件控制电路，使之可以正常擦写、在线更新，而在系统正常运行时作为ROM使用——CPU直接从其中读取程序代码然后运行。丰富的应用是现在嵌入式终端面临的主要问题，这意味着大量的应用程序，即需要大的程序空间。而传统8051程序空间寻址仅为64k，在面对上述应用时捉襟见肘。Bank操作可以将程序空间寻址范围扩展数倍。这需要软硬件两方面的支持。硬件上，我们修改了8051核中部分跳转指令的运行，再配合编译器，可以支持4个bank共128k的寻址空间。本技术具有以下优点：1.节省存储空间、提高速度：本系统增加了对片内flash的支持，上电后程序直接在flash中运行，而一般的系统是代码预先存在片外单独一块flash中，上电后先加载到片内codememory中再运行——这需要额外的代码空间和较长的上电启动时间；2.支持8051在flash中的bank操作，从而支持更多的应用程序——可以支持到128k，256k甚至更大的存储空间，而传统的8051核心最大支持到64k字节的存储空间；3.采用了改进的8051核，指令执行速度是标准8051的3倍(同样时钟的情况下)；4.与标准8051指令集兼容，这有利于软件的继承、开发和维护；5.占用芯片面积小，减少了成本和风险：本方案中8051核对应的逻辑门数仅相当于1k个FPGALE(四输入查找表逻辑单元)，远小于业内常见的ARM核、MIPS核等收费内核；6.8051使用的是复杂指令集，相比精简指令集的CPU核(如ARM，MIPS)，更容易节省代码空间。附图说明图1为传统以8051为核心的SoC架构示意图；图2为本技术提出的一种高性价比的SoC架构的架构示意图；图3为flash存取控制电路框图；图4为flash三种操作模式的切换示意图；图5为接口时序示意图；图6为flash下载电路的框图；图7为下载控制状态机模块的状态转换图；图8为8051在flash中和在PD_ram中运行两种模式下的地址映射图；图9为bank电路与地址映射示意图；图10为bank_sel更新的时序示意图；图11为bank切换举例示意图具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。参照图2，一种高性价比的SoC架构，包括改进的8051核、flash核、模数转换器、实时钟、串口、SPI接口、通用IO口、通信收发器、数据存储器、I2C接口，8051核是一个免费的改进过的8051IP核，其绝大部分指令与标准8051兼容，同时将标准8051每个机器周期中的12个时钟周期缩减为4个，大大提高了执行速度，所述模数转换器、实时钟、串口、SPI接口、通用IO口、I2C接口通过SFR总线或xmem总线与8051核电性连接，所述通信收发器通过SFR总线和xm本文档来自技高网...

【技术保护点】
一种高性价比的SoC架构，其特征在于：包括改进的8051核、flash核、模数转换器、实时钟、串口、SPI接口、通用IO口、通信收发器、数据存储器、I2C接口，所述模数转换器、实时钟、串口、SPI接口、通用IO口、I2C接口通过SFR总线或xmem总线与8051核电性连接，所述通信收发器通过SFR总线和xmem总线与8051核电性连接，所述数据存储器通过xmem总线与8051核电性连接，所述flash核通过flash信号线与flash存取控制电路电性连接，所述flash存取控制电路通过读写总线与8051核电性连接，所述flash存取控制电路支持程序烧录。

【技术特征摘要】
1.一种高性价比的SoC架构，其特征在于：包括改进的8051核、flash核、模数转换器、实时钟、串口、SPI接口、通用IO口、通信收发器、数据存储器、I2C接口，所述模数转换器、实时钟、串口、SPI接口、通用IO口、I2C接口通过SFR总线或xmem总线与8051核电性连接，所述通信收发器通过SFR总线和xmem总线与8051核电性连接，所述数据存储器通过xmem总线与8051核电性连接，所述flash核通过flash信号线与flash存取控制电路电性连接，所述flash存取控制电路通过读写总线与8051核电性连接，所述flash存取控制电路支持程序烧录。2.根据权利要求1所述的一种高性价比的SoC架构，其特征在于：所述通信收发器包括配置寄存器、数据缓冲器，所述配置寄存器通过SFR总线与8051核电性连接，所述数据缓冲器通过通过xmem总线与8051核电性连接。3.根据权利要求1所述的一种高性价比的SoC架构，其特征在于：所述flash存取控制电路包括flash下载电路、flash只读电路、flash读写电路，所述flash下载电路与下载控制相连用于接收上位机数据，按页写入全部原始程序，所述flash只读电路与8051核相连作为程序空间的ROM来使用，所述flash读写电路通过8051总线与8051核相连用于部分更改flash内容，所述flash核分别与flash下载电路、flash只读电路、flash读写电路电性连接，其中所述flash只读电路与...

【专利技术属性】
技术研发人员：张毓，
申请(专利权)人：南京火零信息科技有限公司，
类型：新型
国别省市：江苏,32