The utility model relates to a MIPI FPGA True interface circuit based on LVDS interface, including FPGA chip, MIPI interface receiving equipment, connect the True interface through LVDS resistance R1 HS_O_P high speed signal and the LVCMOS12 interface of the LP_O_P low speed signal, the resistance R1 resistance range 50 ohm to 150 ohm; connect the True interface through LVDS resistance R2 HS_O_N high speed signal and LVCMOS12 interface LP_O_N low signal, R2 resistance resistance range 50 to 150 omega. The optimization design of the utility model through the True LVDS interface, LVCMOS12 interface and peripheral resistance, high data transmission to achieve the FPGA interface with the MIPI receiving device between the transmit path, has the characteristics of good signal integrity, high transmission rate, low power consumption, less resistance.
【技术实现步骤摘要】
一种基于FPGATrueLVDS接口的MIPI接口电路
本技术涉及一种MIPI接口电路,尤其涉及一种基于FPGATrueLVDS接口的MIPI接口电路,属于MIPI协议的接口与FPGA的结合的
技术介绍
MIPI接口是MIPI联盟发起的为移动应用处理器制定的开放标准和规范,是目前主流的高速图像传输方式,已在虚拟现实头盔、无人机、智能手机、平板电脑、摄像机、可穿戴设备、人机界面(HMI)等领域得到了广泛应用。早期实现MIPI接口桥接功能主要依赖ASIC芯片,随着FPGA技术的不断发展和进步,MIPI接口的桥接芯片逐步被FPGA所取代。表1为MIPI接口输出的置流标准:表1参数描述最小典型最大单位VCMTXHS发送共模电压150200250mVVODHS发送差分电压140200270mV|△VOD|HS两路差分信号偏差--14mVZOS单端输出阻抗405062.5Ω|△ZOS|单端输出阻抗偏差--10%图1为MIPI接口电平技术规范示意图,从图1中可以看到,HS模式时共模电压典型值在200mV,差分摆幅典型值在200mV;LP模式时信号电平幅度1.2V。MIPI接口的输出有两种工作模式,在高速模式下(HS),输出以小幅差分的形式出现。在低功耗模式下(LP),输出变成LVCMOS1.2V标准,以两个单端输出的形式出现。这样的IO设计比较复杂。FPGA(Field-ProgrammableGateArray),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出 ...
【技术保护点】
一种基于FPGA True LVDS接口的MIPI接口电路,其特征在于,包括FPGA芯片、MIPI接口接收设备,MIPI_O_P差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_O_P高速信号和LP_O_P低速信号;MIPI_O_N差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_O_N高速信号和LP_O_N低速信号;通过电阻R1连接True LVDS接口的HS_O_P高速信号和LVCMOS12接口的LP_O_P低速信号,电阻R1阻值范围50Ω~150Ω;通过电阻R2连接True LVDS接口的HS_O_N高速信号和LVCMOS12接口的LP_O_N低速信号,电阻R2阻值范围50Ω~150Ω。
【技术特征摘要】
1.一种基于FPGATrueLVDS接口的MIPI接口电路,其特征在于,包括FPGA芯片、MIPI接口接收设备,MIPI_O_P差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_O_P高速信号和LP_O_P低速信号;MIPI_O_N差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_O_N高速信号和LP_O_N低速信号;通过电阻R1连接TrueLVDS接口的HS_O_P高速信号和LVCMOS12接口的LP_O_P低速信号,电阻R1阻值范围50...
【专利技术属性】
技术研发人员:朱璟辉,高彬,葛庆国,
申请(专利权)人:广东高云半导体科技股份有限公司,
类型:新型
国别省市:广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。