PCIe从设备测试装置制造方法及图纸

本发明专利技术公开了一种PCIe从设备测试装置，其中，包括：PCIe‑IP核，用于将PCIE事物层数据报文模块的输出数据包，转换为PCIe线路的物理信号；链路状态监控模块，将PCIe‑IP核的链路状态发送给处理器；PCIE事物层数据报文处理模块，用于将PCIe‑IP核的数据包进行解包并发送给被测设备行为监控模块；被测设备行为监控模块，判断被测设备返回数据包内是否正常，并将判断结果发送给处理器；测试激励编辑模块，用于按照处理器的测试指令，产生相应的测试数据，发送给PCIE事物层数据报文处理模块；处理器，用于根据用户指令产生相应的命令，并根据被测设备返回的数据包，输出给用户。

PCIe from device test device

The invention discloses a PCIe device from the test device, which comprises: PCIe IP core, used to output data of PCIE layer data packet module package objects, converting physical signal to the PCIe line; link state monitoring module, link state to send PCIe IP core processor module; PCIE layer of things the data packet processing, for the PCIe IP nuclear packet unpack and sent to the device under test behavior monitoring module; DUT behavior monitoring module, judging equipment measured return data package is normal, and the judgment result is sent to the processor; testing editing module for testing in accordance with the instruction processor. Have relevant test data, send things PCIE layer data message processing module; processor for generating the corresponding command according to user commands, and according to the measured return equipment Data packets, output to the user.

【技术实现步骤摘要】
PCIe从设备测试装置
本专利技术涉及一种计算机测试装置，特别涉及一种PCIe从设备测试装置。
技术介绍
本专利技术涉及一种PCIe板卡(PCIe从设备)功能测试装置，主要用于对计算机中使用的自主设计的PCIe板卡功能的测试。PCIe总线是目前在各类计算机中大规模应用的一种局部总线。作为连接Cache和主存储器的系统总线的延伸，起主要功能是连接外部设备。一般计算机中采用插板的形式，插板和主板通过PCIe总线互联，实现对计算机功能的扩展。PCIe插板设计完成后，通常对其测试的方法是直接将其插入目标主机，针对设计功能编写专门的软件驱动程序与测试程序对其功能进行测试。当计算机中使用的PCIe板卡功能繁多时，如果采用传统方法对其进行测试，会有较大的局限性：由于团队人力物力因素的限制，PCIe插板设计完成时，其目标机箱、驱动软件尚无法到位以对其功能进行及时有效的测试，这将大大拖慢项目进展；此外，某些情况下，需要在现场对板卡进行维护检修，笨重的机箱也给板卡维护人员带来了较大的工作负担。
技术实现思路
本专利技术的目的在于提供一种PCIe从设备测试装置，用于解决上述现有技术的问题。本专利技术一种PCIe从设备测试装置，其中，包括：测试控制主板和接口转换底板；测试控制主板包括：测试激励编辑模块、被测设备行为监控模块、嵌入式微处理器、PCIe事物层数据报文处理模块、PCIe-IP核和链路状态监控模块；接口转换底板包括：多个测试控制主板插槽和与之一一对应的多个被测设备插槽；多个测试控制主板插槽用于与测试控制主板连接；多个被测设备插槽用于连接被测设备；PCIe-IP核，用于将PCIE事物层数据报文模块的输出数据包，转换为PCIe线路的物理信号，以及将PCIe线路的物理信号转换为数据包输入给PCIE事物层数据报文模块；链路状态监控模块，将PCIe-IP核的链路状态发送给处理器，处理器的对链路操作的请求，转发给PCIe-IP核；PCIE事物层数据报文处理模块，用于将PCIe-IP核的数据包进行解包并发送给被测设备行为监控模块，以及将测试激励编辑模块的输出数据进行打包，发送给PCIe-IP核；被测设备行为监控模块，判断被测设备返回数据包内是否正常，并将判断结果发送给处理器；测试激励编辑模块，用于按照处理器的测试指令，产生相应的测试数据，发送给PCIE事物层数据报文处理模块；处理器，用于根据用户指令产生相应的命令，并根据被测设备返回的数据包，输出给用户。根据本专利技术的PCIe从设备测试装置的一实施例，其中，多个被测设备插槽具有不同链路宽度和接口形式。根据本专利技术的PCIe从设备测试装置的一实施例，其中，链路状态包括链路的通断、宽度以及速度。根据本专利技术的PCIe从设备测试装置的一实施例，其中，测试激励编辑模块、被测设备行为监控模块、嵌入式微处理器、PCIe事物层数据报文处理模块、PCIe-IP核和链路状态监控模块通过FPGA实现。根据本专利技术的PCIe从设备测试装置的一实施例，其中，接口转换底板还包括测试控制主板与被测设备的供电模块、电源复位管理模块和按照PCIe规范设计的时钟驱动模块。根据本专利技术的PCIe从设备测试装置的一实施例，其中，测试控制主板还包括：用户交互接口控制模块，用于测试控制主板与用户的外部设备连接。根据本专利技术的PCIe从设备测试装置的一实施例，其中，还包括：显示模块，连接嵌入式微处理器，用于显示嵌入式微处理器的输出结果。根据本专利技术的PCIe从设备测试装置的一实施例，其中，按键操作模块，连接嵌入式微处理器，用于将用户的操作指令输入给嵌入式微处理器。根据本专利技术的PCIe从设备测试装置的一实施例，其中，PCIe-IP核配置为RC-Port。根据本专利技术的PCIe从设备测试装置的一实施例，其中，测试控制主板还包括：PCIe连接器，用于与主板插槽连接。综上，本专利技术的PCIe从设备测试装置，采用带有PCIeRootComplex端口(RC-Port)IP核的FPGA来实现对自主设计的板卡进行功能测试的装置，能够提升便捷性，提高团队的工作效率。附图说明图1所示为本专利技术一种PCIe从设备测试装置的示意图。具体实施方式为使本专利技术的目的、内容、和优点更加清楚，下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。图1所示为本专利技术一种PCIe从设备测试装置的示意图，如图1所示，本专利技术PCIe从设备测试装置包括：测试控制主板20和接口转换底板21。测试控制主板20包括：FPGA系统19、用户输入接口、输出显示接口和PCIe连接器10。FPGA系统19由FPGA芯片和能够保证FPGA正常工作的最小系统组成，FPGA芯片内部功能模块包括：测试激励编辑模块1、被测设备行为监控模块2、嵌入式微处理器IP核3、用户交互接口控制模块4、PCIe事物层数据报文(TLP)处理模块7、PCIeIP核8和链路状态监控模块9。接口转换底板21包括：电源与复位管理模块14、PCIe时钟管理模块18、测试控制主板插槽11-13和与之一一对应的具有不同链路宽度和接口形式的被测设备插槽15-17。如图1所示，接口转换底板21上设置了测试控制主板20与被测设备的供电模块、电源复位管理模块14和按照PCIe规范设计的时钟驱动模块18。考虑到PCIe总线的物理信号为高速串行差分信号，为了保障信号传输的质量，在接口转换底板21上，为不同链路宽度、不同接口形式的被测设备设置独立的插槽15-17，每个被测设备插槽15-17独立地对应一个测试控制主板插槽11-13。这样做的目的是避免线路板上的高速信号出现分支，影响信号传输的质量。如图1所示，测试控制主板20的功能主要由一片FPGA芯片完成。FPGA芯片需要具备PCIe总线IP核8，并且这个IP核可以配置为RC-Port。此外，FPGA的容量还要能够满足应用的需要：支持嵌入式处理器软/硬IP核及数据处理部分的逻辑。如图1所示，PCIE连接器10用于插入对应的主板插槽11-13内。被测设备插入对应的被测设备插槽15-17中。如图1所示，PCIe-IP核8(RC模式)，将TLP模块7的输出数据包，转换为PCIe线路的物理信号，以及将PCIe线路的物理信号转换为数据包输入给TLP模块7。如图1所示，链路状态监控模块9，用于将链路状态(链路的通断、宽度、速度等状态)信息发送给链路状态监控模块9，当需要改变链路状态，如速度，由PCIe-IP核改变与被测设备之间的链路速度。链路状态监控模块9，将PCIe-IP核8的链路状态发送给嵌入式微处理器IP核3，嵌入式微处理器IP核3的对链路操作的请求，转发给PCIe-IP核8。TLP处理模块7，将PCIe-IP核8的数据包进行解包发送给被测设备行为监控模块2，将测试激励编辑模块1的输出数据进行打包，发送给PCIe-IP核8；被测设备行为监控模块2，判断被测设备返回数据包内是否正常，并将判断结果发送给嵌入式微处理器IP核3，以呈现给用户；测试激励编辑模块1，用于按照嵌入式微处理器IP核3的测试指令，产生相应的测试数据发送给TLP处理模块7；嵌入式微处理器IP核3，将用户指令产生相应的命令，并根据被测设备返回的数据包，以呈现给用户。用户交互接口控制模块4，用于与按键拨码开关5以及LED指示灯显示屏6交互。按键拨码本文档来自技高网...

【技术保护点】
一种PCIe从设备测试装置，其特征在于，包括：测试控制主板和接口转换底板；测试控制主板包括：测试激励编辑模块、被测设备行为监控模块、嵌入式微处理器、PCIe事物层数据报文处理模块、PCIe‑IP核和链路状态监控模块；接口转换底板包括：多个测试控制主板插槽和与之一一对应的多个被测设备插槽；多个测试控制主板插槽用于与测试控制主板连接；多个被测设备插槽用于连接被测设备；PCIe‑IP核，用于将PCIE事物层数据报文模块的输出数据包，转换为PCIe线路的物理信号，以及将PCIe线路的物理信号转换为数据包输入给PCIE事物层数据报文模块；链路状态监控模块，将PCIe‑IP核的链路状态发送给处理器，处理器的对链路操作的请求，转发给PCIe‑IP核；PCIE事物层数据报文处理模块，用于将PCIe‑IP核的数据包进行解包并发送给被测设备行为监控模块，以及将测试激励编辑模块的输出数据进行打包，发送给PCIe‑IP核；被测设备行为监控模块，判断被测设备返回数据包内是否正常，并将判断结果发送给处理器；测试激励编辑模块，用于按照处理器的测试指令，产生相应的测试数据，发送给PCIE事物层数据报文处理模块；处理器，用于根据用户指令产生相应的命令，并根据被测设备返回的数据包，输出给用户。...

【技术特征摘要】
1.一种PCIe从设备测试装置，其特征在于，包括：测试控制主板和接口转换底板；测试控制主板包括：测试激励编辑模块、被测设备行为监控模块、嵌入式微处理器、PCIe事物层数据报文处理模块、PCIe-IP核和链路状态监控模块；接口转换底板包括：多个测试控制主板插槽和与之一一对应的多个被测设备插槽；多个测试控制主板插槽用于与测试控制主板连接；多个被测设备插槽用于连接被测设备；PCIe-IP核，用于将PCIE事物层数据报文模块的输出数据包，转换为PCIe线路的物理信号，以及将PCIe线路的物理信号转换为数据包输入给PCIE事物层数据报文模块；链路状态监控模块，将PCIe-IP核的链路状态发送给处理器，处理器的对链路操作的请求，转发给PCIe-IP核；PCIE事物层数据报文处理模块，用于将PCIe-IP核的数据包进行解包并发送给被测设备行为监控模块，以及将测试激励编辑模块的输出数据进行打包，发送给PCIe-IP核；被测设备行为监控模块，判断被测设备返回数据包内是否正常，并将判断结果发送给处理器；测试激励编辑模块，用于按照处理器的测试指令，产生相应的测试数据，发送给PCIE事物层数据报文处理模块；处理器，用于根据用户指令产生相应的命令，并根据被测设备返回的数据包，输出给用户。2.如权利要求1所述的PCIe从设备测试装置，...

【专利技术属性】
技术研发人员：王啸林，张小佩，王霄，张杰，阎哲，
申请(专利权)人：北京计算机技术及应用研究所，
类型：发明
国别省市：北京,11