基于TSPC电路的异步时钟信号产生电路制造技术
【技术实现步骤摘要】
本专利技术涉及模数转换ADC芯片内部所使用的异步时钟信号产生电路领域，特别涉及一种基于TSPC电路的异步时钟信号产生电路。
技术介绍
电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性，因此近年来对异步电路研究快速增加。异步电路主要是组合逻辑电路，用于产生地址译码器、先进先出缓冲或存储器的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器或各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟，而所有的状态变化都是在时钟的上升沿或下降沿完成的。逐次逼近式(SuccessiveApproximationRegister，SAR)模拟数字转换器属于中等速度模数转换器，其最大特点是低功耗，容易实现零静态功耗。因此，利用SARADC低功耗特性，...
【技术保护点】
基于TSPC电路的异步时钟信号产生电路，其特征在于：该异步时钟信号产生电路由内部异步时钟电路，valid信号生成电路及clkc信号产生电路构成；所述内部异步时钟电路由十个TSPC触发器电路构成，其中，所述内部异步时钟电路的第一个触发器的输入端接VDD信号，触发信号接valid信号生成电路输出的valid信号，复位端接CLK信号，第一个触发器的输出信号为clk1；第二个触发器的输入端接第一个触发器的输出端，触发信号接所述valid信号，复位端接CLK信号，第二个触发器的输出信号为clk2；第三个触发器输入端接第二个触发器的输出端，触发信号接所述valid信号，复位端接CLK信...
【技术特征摘要】
1.基于TSPC电路的异步时钟信号产生电路，其特征在于：该异步时钟信号产生电路由内部异步时钟电路，valid信号生成电路及clkc信号产生电路构成；所述内部异步时钟电路由十个TSPC触发器电路构成，其中，所述内部异步时钟电路的第一个触发器的输入端接VDD信号，触发信号接valid信号生成电路输出的valid信号，复位端接CLK信号，第一个触发器的输出信号为clk1；第二个触发器的输入端接第一个触发器的输出端，触发信号接所述valid信号，复位端接CLK信号，第二个触发器的输出信号为clk2；第三个触发器输入端接第二个触发器的输出端，触发信号接所述valid信号，复位端接CLK信号，第三个触发器的输出信号为clk3；第四个触发器输入端接第三个触发器的输出端，触发信号接所述valid信号，复位端接CLK信号，第四个触发器的输出信号为clk4；以此类推，前一级的输出作为后一级的输入，依次得到信号clk1～clk10；clkc信号产生电路最终通过将所述信号clk10、所述valid信号及所述CLK信号通过或门相接产生内部工作时钟信号clkc。2.根据权利要求1所述的基于TSPC电路的异步时钟信号产生电路，其特征在于:所述TSPC触发器电路由第一级反相器、第二级反相器、第三极反相器和复位结构构成。3.根据权利要求2所述的基于TSPC电路的异步时钟信号产生电路，其特征在于:所述第一级反相器包括两个PMOS管M2和M3，一个NMOS管M1；其中M3管栅极与M1管栅极相连形成反相器并作为数据的输入端，M2管的栅极与时钟信号CLK相连，作为控制数据从第一级传递到第二级的闸门。4.根据权利要求2所述的基于TSPC电路的异步时钟信号产生电路，其特征在于:所述第二级反相器包括两个NMOS管M4和M5，一个PMOS管M6；M6管与M4管相连接入CLK信号，第一级反相器的输出节点X与M5管栅极相连，且作为第二级反相器的输入。5.根据权利要求2所述的基于TSPC电路的异步时钟信号产生电路，其特征在于:所述第三极反相器包括两...
【专利技术属性】
技术研发人员：陆许明，徐永键，徐广健，陈凡，谭洪舟，
申请(专利权)人：中山大学，中山大学花都产业科技研究院，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。