存储器中的加密完整性校验制造技术

用于存储器中的AES完整性校验的设备、系统、以及方法被描述。在一个实施例中，控制器包括逻辑以：从主机装置接收写请求以将数据行写到存储器装置、从所述数据行来确定第一明文循环冗余校验、对所述数据行进行加密、采用独特值来加密所述第一明文CRC以生成第一加密的CRC、以及将所加密的数据行和所述第一加密的CRC存储在存储器中。其它实施例也被公开和要求权利。

【技术实现步骤摘要】
【国外来华专利技术】
本公开一般涉及电子器件领域。更特定地，本专利技术的一些实施例一般涉及用于电子装置的存储器中的加密完整性（integrity）校验。
技术介绍
许多的电子装置包括可使用本地、快速访问存储器来实现的存储器系统，其中本地、快速访问存储器经常被实施为非易失性存储器，例如，闪速存储器等。在一些示例中，提供从主机接口到存储器的加密数据路径（例如通过在数据路径中放置加密引擎）可以是有益的。加密的一个示例是高级加密标准（AES），其由国家标准与技术研究院（NIST）发表作为联邦信息处理标准（FIPS）197。存储器控制器可需要实现完整性校验，以确保加密引擎操作正确。相应地，用来管理加密存储器中完整性校验过程的技术可例如在用于电子装置的存储器系统中发现效用。附图说明详细的描述参考附图来被提供。不同图中的相同引用标号的使用指示类似或同样的项目。图1是依照本文中所讨论的各种示例的、用来实现存储器中加密完整性校验的设备的组件的示意性框图说明。图2是依照本文中所讨论的各种示例的、用来实现在写操作存储器中加密完整性校验的架构的示意性框图说明。图3是一流程图，示出了依照本文中所讨论的各种实施例的、用来实现在写操本文档来自技高网...

【技术保护点】
一种存储器，包括：非易失性存储器装置；以及控制器，耦合到所述存储器装置，且包括逻辑以：从主机装置接收写请求，以将数据行写到所述存储器装置；从所述数据行来确定第一明文循环冗余校验；加密所述数据行；采用独特值来加密所述第一明文CRC，以生成第一加密的CRC，其中所述独特值包括由写计数和逻辑存储器地址或物理存储器地址中的至少一个地址的连结所形成的随机数；以及将所加密的数据行和所述第一加密的CRC存储在存储器装置中。

【技术特征摘要】
【国外来华专利技术】2014.09.23 US 14/4939241.一种存储器，包括：非易失性存储器装置；以及控制器，耦合到所述存储器装置，且包括逻辑以：从主机装置接收写请求，以将数据行写到所述存储器装置；从所述数据行来确定第一明文循环冗余校验；加密所述数据行；采用独特值来加密所述第一明文CRC，以生成第一加密的CRC，其中所述独特值包括由写计数和逻辑存储器地址或物理存储器地址中的至少一个地址的连结所形成的随机数；以及将所加密的数据行和所述第一加密的CRC存储在存储器装置中。2.如权利要求1所述的存储器，进一步包括逻辑以：将逻辑地址预先挂起到所述数据行。3.如权利要求2所述的存储器，其中：所述逻辑地址包括逻辑块地址（LBA）；且所述独特值包括从写计数、所述逻辑块地址、以及对于所述存储器装置独特的数的连结所形成的随机数。4.如权利要求3所述的存储器，其中所述控制器进一步包括逻辑以：将所述写计数存储在所述存储器装置中。5.如权利要求1所述的存储器，其中所述控制器进一步包括逻辑以：启动存储器刷新操作；以及采用新的独特值来重新演算所述第一加密的CRC。6.如权利要求1所述的存储器，其中：所述新的独特值包括从关联于所述刷新操作的写计数和所述存储器装置中的物理地址的连结所形成的随机数。7.如权利要求1所述的存储器，其中所述控制器进一步包括逻辑以：从主机装置接收读请求，以从所述存储器装置读数据行；以及从所述存储器装置检索所加密的数据行和所述第一加密的CRC。8.如权利要求7所述的存储器，进一步包括逻辑以：采用由写计数和所述存储器中的物理地址的连结所形成的随机数来解密所述第一加密的CRC，以形成第二明文CRC；解密所述数据行；将所述LBA预先挂起到数据行；以及从所述数据行来确定第三明文CRC。9.如权利要求8所述的存储器，进一步包括逻辑以：当所述第二明文CRC匹配所述第三明文CRC时，响应所述读请求而返回所述数据行。10.如权利要求9所述的存储器，进一步包括逻辑以：当所述第二明文CRC未能匹配所述第三明文CRC时，响应所述读请求而返回...

【专利技术属性】
技术研发人员：ZS关，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US