一种低资源消耗的多参数可配置Viterbi译码器制造技术

本实用新型专利技术涉及一种低资源消耗的多参数可配置Viterbi译码器，包括：输入配置单元，用于将译码输入标准化；标准码计算单元，用于计算标准卷积码；分支度量计算单元，用于计算分支度量值；网格运算单元，用于重构网格图，并计算状态度量值和幸存路径；状态度量存储比较单元，用于存储并比较状态度量值，计算回溯索引值；幸存路径存储单元，用于存储幸存路径；回溯单元，用于根据幸存路径和回溯索引值重建译码序列。本实用新型专利技术中标准码计算单元使用迭代运算的方法，降低了资源消耗，并支持3‑9的可变约束长度、任意输入的可变约束多项式和1/2、1/3、1/4的可变码率，可用于多种通信协议中的信道解码工作。

【技术实现步骤摘要】

本技术涉及无线通信的信道解码技术，特别涉及一种低资源消耗的多参数可配置Viterbi译码器。
技术介绍
在无线通信的信道解码技术中，概率译码是作为接收端对编码序列进行分析的一种最佳方式。在概率译码中，Viterbi译码算法是对卷积码在加性高斯白噪声信道下的最佳概率译码算法。自Viterbi译码算法提出以来，已经被广泛应用于信道纠错系统中，如移动通信、卫星通信、数字电视、高速硬盘等。对于不同的通信标准，卷积码的约束长度、码率、约束多项式均不同，对应的Viterbi译码算法参数也不同。表1列出了部分使用Viterbi算法作为译码算法的通信标准及其相关参数。表1多种无线通信标准下的卷积码参数在对多模通信要求越来越高的移动通信系统中，专利技术一种可针对多种约束条件下卷积码进行分析的译码器就显得尤为重要。在现有的相关工作中，已有可以支持可变码率、可变约束长度的可配置Viterbi译码器。这一类研究主要集中在可配置、高吞吐率以及动态可配置方面，表2列出了一些相关研究人员和其发表的论文中可配置Viterbi译码器的参数和资源消耗情况。例如，CacallaroJ.R.等人(CavallaroJ.R.,VayaM..\Viturbo:areconfigurablearchitectureforViterbiandturbodecoding.\IEEEInternationalConferenceonAcousticsIEEE,2003:II-497-500vol.2.)提出了一种支持1/2、1/3可变码率和3-9可变约束长度的Viterbi译码器，实现吞吐率为60.6Mbps；CamposJ.M.(CamposJ.M.,CumplidoR..\ARuntimeReconfigurableArchitectureforViterbiDecoding.\InternationalConferenceonElectricalandElectronicsEngineering,2006:1-4.)、SwaminathanS.(SwaminathanS,etal.\Adynamicallyreconfigurableadaptiveviterbidecoder.\ACM/SIGDAinternationalsymposiumonfieldprogrammablegatearrays,2002:227-236.)等人均实现了Viterbi译码器的动态可配置；BatchaM.F.N.等人(BatchaM.F.N.,Sha'AmeriA.Z..\ConfigurableadaptiveViterbidecoderforGPRS,EDGEandWimax.\IEEEInternationalConferenceonTelecommunicationsandMalaysiaInternationalConferenceonCommunications,2007:237-241.)实现了吞吐率高达150Mbps的可配置Viterbi译码器。以上提到的可配置Viterbi译码器，在可配置、高吞吐率和动态可配置等方面有较好的阐述，但并未在资源消耗的优化上进行深入的研究。表2相关工作中可配置Viterbi译码器的参数和资源消耗
技术实现思路
(一)要解决的技术问题本技术要解决的技术问题是：约束长度由小变大时，Viterbi译码器的电路复杂度呈指数上升；为了实现多参数可配置，采用可自适应多种约束长度的状态码和网格图是最佳的解决方案；为了实现高吞吐率，采用全并行的结构可以大大的减少路径延时，提高译码速率；但是这两种方法带来的问题是：当以多参数可配置作为最终目标时，可配置部分逻辑单元的数量和面积难以控制，而需要采用部分流水线结构以减小电路的面积，导致吞吐率较低；当以高吞吐率为最终目标时，全并行的结构将会大大增加电路的面积，需要牺牲一部分参数的配置为代价，保证电路面积不至于过大。(二)技术方案为解决上述问题，本技术提供了一种低资源消耗的多参数可配置Viterbi译码器，包括输入配置单元(1)、标准码计算单元(2)、分支度量计算单元(3)、网格运算单元(4)、状态度量存储比较单元(5)、幸存路径存储单元(6)和回溯单元(7)。所述低资源消耗的多参数可配置Viterbi译码器以较少的资源消耗实现灵活的配置，支持3-9可变约束长度，可变码率(1/2、1/3、1/4)和可变约束多项式，具有良好的吞吐率，对GSM、CDMA、CDMA2000、DAB等多种通信标准都具有良好的兼容性。所述输入配置单元(1)用于将可变约束多项式和待译码数据标准化，并产生控制网格运算单元(4)的控制信号。所述标准码计算单元(2)用于生成状态码，并计算对应于状态码的标准卷积码。所述分支度量计算单元(3)包含多个对应于状态码的度量计算单元，用于计算对应于状态码的分支度量值。所述网格运算单元(4)用于重构网格图，包含多个可配置蝶形运算单元，用于计算对应于状态码的状态度量值和幸存路径。所述状态度量存储比较单元(5)用于存储状态度量值，并将所有状态度量值进行逐级比较，计算回溯索引值。所述幸存路径存储单元(6)用于存储网格运算单元(4)输出的幸存路径。所述回溯单元(7)根据回溯索引值和幸存路径寻找译码比特信息，得到最终的译码序列。所述输入配置单元(1)支持可变码率和可变约束长度。当码率为1/r(r＝2或3)时，待译码数据输入的低r位和后r组可变约束多项式有效，其余位和其余组置“0”；当码率为1/4时，待译码数据输入的所有位和所有可变约束多项式输入均有效；当约束长度为k(3≤k≤9，k为整数)时，输入配置单元(1)根据约束长度产生一个位宽为9的控制信号，该控制信号的MSB到MSB-(k-1)为“1”，MSB-k到LSB为“0”，用于控制网格运算单元(4)重构网格图的过程。为方便表示，本技术中以MSB-m表示MSB右边的第m位，以LSB+n表示LSB左边的第n位。所述网格运算单元(4)可根据可变约束长度的变化重构网格图。网格运算单元(4)采用约束长度为9的所有状态码为节点，构建基准网格图。当约束长度变化为k(3≤k≤8，k为整数)时，根据输入配置单元(1)产生的控制信号截取基准网格图中节点的高k-1位，作为新的节点，并将基准网格图中节点的MSB-(k-1)作为新的转换路径，重构约束长度为k的网格图。附图说明图1是所述一种低资源消耗的多参数可配置Viterbi译码器的结构示意图；图2是所述输入配置单元(1)的结构示意图；图3是所述标准码计算单元(2)的数据流程图；图4是所述网格运算单元(4)构建的约束长度为9时的网格图；图5是所述网格运算单元(4)重构约束长度为6的网格图的流程图图6是所述网格运算单元(4)的可配置蝶形运算单元的结构示意图；图7是所述回溯单元(7)的结构示意图；图8是本技术的仿真图。具体实施方式下面结合附图，对本技术的具体实施方式作进一步详细描述。以下实例用于说明本技术，但不用来限制本技术的范围。本技术提出了一种低资源消耗的多参数可配置Viterbi译码器，其结构图如图1所示，包括输入配置单元(1)、标准码计算单元(2)、分支度量本文档来自技高网...

【技术保护点】
本实用新型涉及一种低资源消耗的多参数可配置Viterbi译码器，包括输入配置单元(1)、标准码计算单元(2)、分支度量计算单元(3)、网格运算单元(4)、状态度量存储比较单元(5)、幸存路径存储单元(6)和回溯单元(7)；所述输入配置单元(1)用于将可变约束多项式、待译码数据标准化和产生控制网格运算单元(4)的控制信号；所述标准码计算单元(2)用于生成状态码和计算对应于状态码的标准卷积码；所述分支度量计算单元(3)包含多个对应于状态码的度量计算单元，用于计算对应于状态码的分支度量值；所述网格运算单元(4)包含多个可配置蝶形运算单元，用于重构网格图和计算对应于状态码的状态度量值与幸存路径；所述状态度量存储比较单元(5)用于存储状态度量值和计算回溯索引值；所述幸存路径存储单元(6)用于存储网格运算单元(4)输出的幸存路径；所述回溯单元(7)根据回溯索引值和幸存路径寻找译码比特信息，得到最终的译码序列。

【技术特征摘要】
1.本实用新型涉及一种低资源消耗的多参数可配置Viterbi译码器，包括输入配置单元(1)、标准码计算单元(2)、分支度量计算单元(3)、网格运算单元(4)、状态度量存储比较单元(5)、幸存路径存储单元(6)和回溯单元(7)；所述输入配置单元(1)用于将可变约束多项式、待译码数据标准化和产生控制网格运算单元(4)的控制信号；所述标准码计算单元(2)用于生成状态码和计算对应于状态码的标准卷积码；所述分支度量计算单元(3)包含多个对应于状态码的度量计算单元，用于计算对应于状态码的分支度量值；所述网格运算单元(4)包含多个可配置蝶形运算单元，用于重构网格图和计算对应于状态码的状态度量值与幸存路径；所述状态度量存储比较单元(5)用于存储状态度量值和计算回溯索引值；所述幸存路径存储单元(6)用于存储网格运算单元(4)输出的幸存路径；所述回溯单元(7)根据回溯索引值和幸存路径寻找译码比特信息，得到最终的译码序列。2.根据权利要求书1所述的低资源消耗的多参数可配置Viterbi译码器，其特征在于：所述输入配置单元(1)支持可变码率和可变约...

【专利技术属性】
技术研发人员：虞致国，谢益祺，石乔林，顾晓峰，
申请(专利权)人：江南大学，
类型：新型
国别省市：江苏;32