一种用于电力线载波通信的Viterbi译码方法技术

本发明专利技术一种用于电力线载波通信的Viterbi译码方法，涉及电力线载波通信领域，步骤包括：第一、接收字符数据并做蝶形运算，运算中保存幸存路径的总度量及对应的信息比特，重复运算操作至最佳译码深度操作完成；第二、计算j时刻到达状态2i的路径度量，对于软判决译码就是选择欧式距离最大的一个；第三、对于约束长度为m的viterbi译码器，对于各状态对应的路径度量存储体，在存储体上采用ping-pong buffer结构，其它状态存储体用普通结构；第四、在最后时刻，选择译码终止状态，进行回溯判决。通过上述方式，该Viterbi译码方法；利用较小的存储单元来实现viterbi译码中路径度量的存储和更新，特点是相对常规方式在路径度量的存储和更新速度基本不变的情况下，存储单元节省约1/4。

【技术实现步骤摘要】

本专利技术涉及电力线载波通信领域，特别是涉及一种用于电力线载波通信的Viterbi译码方法。
技术介绍
作为智能电网通信技术的一个重要分支，电力线载波通信(PLC)技术利用现有广泛分布的配电网络作为传输媒介，具有覆盖范围广、无需重新布线、投资少、建设速度快等优势，因此，电力线载波通信有着良好的社会效益和经济效益。随着国家智能电网的逐步建立，电力线载波通信技术在电能及各种能源计量领域已得到广泛的应用。原本电力线路主要是用于电能传输，而非一个理想可靠的通信媒介，由于电力线线路拓扑复杂、通信带宽小、负载动态变化、各类干扰噪声严重造成利于电力线进行的载波通信误码率较高，从而使用利于电力线进行远程通信效果不佳。因此需要通过各种技术手段来降低通信误码率，其中通过纠错编解码技术是一个很好的技术手段，对于电力线载波远程抄表技术而言，载波通信模块必须兼顾到成本、功耗、性能等几个方面，因此采用viterbi卷积编解码可以很好的兼顾到上述几个方面的要求。Viterbi译码是卷积码的一种最大似然译码。卷积码的通用表示方式为(n,k,m)，其中k表示在每个时间单位，输入编码器的信息码元个数；n表示编码器针对k个输入的输出码元个数；m则表示编码约束长度。Viterbi译码器的结构一般主要包含分支度量单元，加比选单元，幸存路径存储单元和回溯单元。Viterbi译码是从所有可能的编码输出序列中找到一条幸存概率最大的状态<br>转移路径，然后由该路径找到输出序列对应的信息系列。下一状态可由两条路径回到当前状态，Viterbi译码为每一状态的两条转移路径都设置一个权重，称之为分支度量(BranchMetric,BM)。先将分支度量累加到下一状态的路径度量(PathMetric,PM)，然后比较两条路径度量，去除度量和小的路径，留下的路径称为幸存路径(Survivorpath)，该过程称为加比选(Add,CompareandSelect,ACS)。现有技术中Viterbi译码方法中，均是以多个存储器为存储基础，分别对不同时刻的幸存路径进行保存。例如中国专利技术专利《维特比译码方法》，申请号为200810301181.6。再如中国专利技术专利《一种高速并行分段交错维特比译码方法》，申请号为201010297874.X。中国专利技术专利《一种通用高速并行循环交错维特比译码方法》，申请号为201110214224.9。中国专利技术专利《基于SSE的咬尾卷积码Viterbi译码方法》，申请号为201210147267.4。
技术实现思路
本专利技术主要解决的技术问题是提供一种用于电力线载波通信的Viterbi译码方法，涉及到一种利用较小的存储单元来实现viterbi译码中路径度量的存储和更新，能够较好的减小芯片存储空间，提高效率。为解决上述技术问题，本专利技术采用的一个技术方案是提供一种用于电力线载波通信的Viterbi译码方法，该Viterbi译码方法的步骤包括：第一、接收字符数据并做蝶形运算，在蝶形运算中，保存幸存路径的总度量以及对应的信息比特，重复运算操作直到最佳译码深度操作完成；第二、计算j时刻到达状态2i的最大似然路径之相似度即路径度量，它是将上一时刻的路径度量与本时刻分支度量BM累加后选择其中相似度最大的一个，对于软判决译码就是选择欧式距离最大的一个；第三、对于约束长度为m的viterbi译码器，对于状态1至(2m-1-1)对应的路径度量存储体，在存储体上采用ping-pongbuffer结构，其它状态存储体用普通结构；第四、在最后一个时刻，选择具有最大度量值的状态作为译码终止状态，进行回溯判决。优选的是，存储体上的ping-pongbuffer结构包括：存储单元pingbuffer、存储单元pongbuffer。优选的是，所述第一步中每次蝶形运算包括2次加比选操作。本专利技术的有益效果：本专利技术公开了一种用于电力线载波通信的Viterbi译码方法，其利用较小的存储单元来实现viterbi译码中路径度量的存储和更新，特点是相对常规方式在路径度量的存储和更新速度基本不变的情况下，存储单元节省约1/4。附图说明图1是蝶形运算过程中的路径度量示意图；图2是Viterbi译码方法过程中路径度量存储方式的示意图；具体实施方式下面结合附图对本专利技术的较佳实施例进行详细阐述，以使本专利技术的优点和特征能更易于被本领域技术人员理解，从而对本专利技术的保护范围做出更为清楚明确的界定。请参阅附图1和2，本专利技术实施例包括：一种用于电力线载波通信的Viterbi译码方法，步骤包括：第一、接收字符数据并做蝶形运算，在蝶形运算中每次蝶形运算包括2次加比选操作，保存幸存路径的总度量以及对应的信息比特，重复运算操作直到最佳译码深度操作完成；第二、计算j时刻到达状态2i的最大似然路径之相似度即路径度量，它是将上一时刻的路径度量与本时刻分支度量BM累加后选择其中相似度最大的一个，对于软判决译码就是选择欧式距离最大的一个；第三、对于约束长度为m的viterbi译码器，对于状态1至(2m-1-1)对应的路径度量存储体，在存储体上采用ping-pongbuffer结构，存储体上的ping-pongbuffer结构包括：存储单元pingbuffer、存储单元pongbuffer，其它状态存储体用普通结构；第四、在最后一个时刻，选择具有最大度量值的状态作为译码终止状态，进行回溯判决。以卷积码(2,1,7)为例，每接收2比特码字，做25次蝶形运算，每次蝶形运算包括2次加比选操作，保存幸存路径的总度量及对应的信息比特。重复以上操作，直到L次最佳译码深度操作完成。计算j时刻到达状态2i的最大似然路径之相似度即路径度量PM2i(j)，它是将上一时刻的路径度量PM2i(j-1)与本时刻分支度量BM累加后选择其中相似度最大的一个，对于软判决译码就是选择欧式距离最大的一个。现有技术中：路径度量的存储和更新一般采用2块大小均为64个单元的存储体，分别记为A和B，在j-1时刻，64个状态所对应的路径度量分别保存在A的每个单元内，在j时刻，每执行完一次加比选的操作后，得到新的路径度量则保存在存储体B中该状态所对应的单元中，在j+1时刻，新的路径度量则又保存在存储体A中。该方法中路径度量使用了2块存储体，切换比较方便，但存储体占用了较多的芯片面积。采用2块存储体的原因是因为在更新路径度量过程中，在得到j时刻一些状态对应的路径度量之后，在进行本文档来自技高网...

【技术保护点】
一种用于电力线载波通信的Viterbi译码方法，其特征在于：该Viterbi译码方法的步骤包括：第一、接收字符数据并做蝶形运算，在蝶形运算中，保存幸存路径的总度量以及对应的信息比特，重复运算操作直到最佳译码深度操作完成；第二、计算j时刻到达状态2i的最大似然路径之相似度即路径度量，它是将上一时刻的路径度量与本时刻分支度量BM累加后选择其中相似度最大的一个，对于软判决译码就是选择欧式距离最大的一个；第三、对于约束长度为m的viterbi译码器，对于状态1至(2m‑1‑1)对应的路径度量存储体，在存储体上采用ping‑pong buffer结构，其它状态存储体用普通结构；第四、在最后一个时刻，选择具有最大度量值的状态作为译码终止状态，进行回溯判决。

【技术特征摘要】
1.一种用于电力线载波通信的Viterbi译码方法，其特征在于：该Viterbi
译码方法的步骤包括：
第一、接收字符数据并做蝶形运算，在蝶形运算中，保存幸存路径的总度
量以及对应的信息比特，重复运算操作直到最佳译码深度操作完成；
第二、计算j时刻到达状态2i的最大似然路径之相似度即路径度量，它是
将上一时刻的路径度量与本时刻分支度量BM累加后选择其中相似度最大的一
个，对于软判决译码就是选择欧式距离最大的一个；
第三、对于约束长度为m的viterbi译码器，对于状态1至(2m-1-1)对应
的路径度量...

【专利技术属性】
技术研发人员：周旋，沈镇炜，滕世玉，李文俊，倪荣辉，樊腾化，
申请(专利权)人：南京飞腾电子科技有限公司，
类型：发明
国别省市：江苏;32