The present invention provides a method and device configuration cache wherein the method comprises: a chip flow control signal to downstream to the upstream chip in monitoring, access to data link time stop sending data in the amount of data from the current point to the upstream chip which control signal is used to indicate the upstream chip to stop sending data on the basis of the amount of data; downstream chip cache configuration. The invention solves the problem that how to configure the appropriate buffer for the downstream chip in time when the data flow model is changed in the relevant technology, and thus can achieve the effect of adjusting the buffer capacity in time.
【技术实现步骤摘要】
本专利技术涉及通信领域,具体而言,涉及一种缓存的配置方法及装置。
技术介绍
近年来,随着集成电路的大规模应用,以及芯片之间互联的数据吞吐量越来越大,芯片之间除了数据交互之外,还有控制信号的交互,当数据流量模型发生改变时,往往伴随着一定的流量突发情况,此时下游芯片往往会向上游芯片发出流控信号,上游芯片需要根据该流控信号去判断是否继续往下游芯片发送数据。目前随着数据吞吐量的越来越大,在发生流量突发的时候,流量的瞬时峰值也是很大的,在下游芯片发出流控信号时,此时上游芯片需要一个响应时间,但为了系统的稳定性和健壮性,需要下游芯片缓存上游芯片在响应流控信号停止发送数据之前将数据链路上的数据全部存储下来,不能发生缓存溢出的情况。然而随着集成化的程度越来越高,芯片体积也越来越小,内部的缓存也越显得弥足珍贵,针对相关技术中当数据流量模型发生改变时,如何及时的给下游芯片配置合适的缓存的问题,目前尚未提出有效的解决方案。
技术实现思路
本专利技术的主要目的在于提供一种缓存的配置方法及装置,以至少解决相关技术中当数据流量模型发生改变时,如何及时的给下游芯片配置合适的缓存的问题。根据本专利技术的一个方面,提供了一种缓存的配置方法,包括:在监测到下游芯片向上游芯片发出流控信号时,获取从当前时刻到所述上游芯片停止发送数据的时间段内数据链路上的数据量,其中,所述流控信号用于指示所述上游芯片停止发送数据;依据所述数据量配置所述下游芯 ...
【技术保护点】
一种缓存的配置方法,其特征在于,包括:在监测到下游芯片向上游芯片发出流控信号时,获取从当前时刻到所述上游芯片停止发送数据的时间段内数据链路上的数据量,其中,所述流控信号用于指示所述上游芯片停止发送数据;依据所述数据量配置所述下游芯片的缓存。
【技术特征摘要】
1.一种缓存的配置方法,其特征在于,包括:
在监测到下游芯片向上游芯片发出流控信号时,获取从当前时刻到所述
上游芯片停止发送数据的时间段内数据链路上的数据量,其中,所述流控信
号用于指示所述上游芯片停止发送数据;
依据所述数据量配置所述下游芯片的缓存。
2.根据权利要求1所述的方法,其特征在于,获取从当前时刻到所述上游芯片
停止发送数据的时间段内数据链路上的数据量包括:
依据所述时间段和所述数据链路的带宽计算出所述数据量。
3.根据权利要求1所述的方法,其特征在于,所述流控信号的产生方式包括:
在所述上游芯片有流量突发情况下触发所述下游芯片产生所述流控信
号,或模拟产生一种或多种类型的流控信号。
4.根据权利要求1所述的方法,其特征在于,依据所述数据量配置所述下游芯
片的缓存包括:
获取流控信号的类型;
存储所述类型与所述数据量的对应关系;
依据所述对应关系确定与所述类型对应的数据量,根据确定的所述数据
量配置所述下游芯片的缓存。
5.根据权利要求1所述的方法,其特征在于,依据所述数据量配置所述下游芯
片的缓存包括:
依据实时统计的所述数据量配置所述下游芯片的缓存。
6....
【专利技术属性】
技术研发人员:马鸿伟,
申请(专利权)人:中兴通讯股份有限公司,
类型:发明
国别省市:广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。