用于减小数据损坏概率的通道错误检测和通道去除机制制造技术

用于在多通道链路中检测通道错误并去除错误通道的方法、装置和系统。包括链路分组的数据被划分为多个位流，并且在多通道链路的相应通道上并行地传输。位流数据在接收机端口的多个接收通道处被接收且经处理，以便重新组装链路分组并对在每一个通道上接收到的数据计算CRC。链路分组包括经传输的CRC，所述经传输的CRC与接收到的CRC比较以检测链路分组错误。当检测到链路分组错误之后，存储每通道的或每传送组的CRC值，并且发布重传坏分组的重试请求。结合接受到重传的分组，对接收到的数据重新计算每通道或每传送组的CRC值，并且将这些CRC值与所存储的每通道的或每传送组的CRC值比较以检测导致链路分组错误的通道。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
近年来，对高性能计算(HPC)的使用和兴趣已出现大幅增长。过去，HPC通常与所谓的“超级计算机”相关联。超级计算机在20世纪60年代被引入，最初以及几十年来主要由SeymourCray在以SeymourCray的名字或首字母缩写命名的控制数据公司(CDC)、Cray研究所以及随后的多个公司制造。虽然20世纪70年代的超级计算机仅使用几个处理器，但在20世纪90年代，具有数千个处理器的机器开始出现，并且近来已经实现具有数十万个“现成”的处理器的大规模并行超级计算机。存在许多类型的HPC架构，这些HPC架构以不同级别的规模和性能来实现并进行研究导向。然而，共同的思路在于，诸如处理器和/或处理器核之类的大量计算单元的互连来以并行的方式协作地执行任务。根据近来的芯片上系统(SoC)设计和提案，使用二维(2D)阵列、三维环(torus)、环或其他配置在单个SoC上实现大量的处理器核等。此外，研究人员已经提出了3DSoC，在3DsoC下，100个或甚至1000个处理器核以3D阵列互连。在多个服务器板上的多个分开的多核处理器和SoC也可以紧密地间隔，多个服务器板又经由背板等通信地互连。另一常见方法是互连在通常以2D阵列配置的服务器的机架(例如，刀片式服务器和模块)中的多个互连计算单元。IBMSequoia(红杉)(宣称是世界上最快的超级计算机)包括总计1572864个核的服务器刀片/模块的96个机架的2D阵列，并且当在峰值性能下操作时消耗巨额的7.9兆瓦。HPC的性能瓶颈之一是由在计算节点之间的多个互连上传送数据引起的等待时间(latency)。典型地，这些互连以互连层次结构来构造，处理器/SoC内的最高速且最短的互连在此层次结构的顶部，而等待时间随着沿层次结构级别向下而增加。例如，在处理器/SoC级别之后，互连层次结构可包括处理器间的互连级别、板间的互连级别、以及将单独的服务器或单独服务器的聚合与其他机架中的服务器/聚合连接的一个或多个附加的级别。互连层次结构的一个或多个级别采用不同的协议是常见的。例如，SoC内的多个互连典型地是专有的，而层次结构中的较低级别可采用专有或标准化的多个互连。不同的互连级别还将典型地实现不同的物理(PHY)层。作为结果，在多个互连级别之间采用某种类型的互连桥接是必要的。此外，当实现异构计算环境时，给定的互连级别内的桥接可能是必须的。在互连层次结构的较低级别处，使用诸如以太网(在各种IEEE802.3标准中定义)和无限带宽(InfiniBand)之类的标准化互连。在PHY层，这些标准中的每一种都支持有线连接(诸如，缆线和在背板上)以及光链路。以太网在OSI7层模型中的链路层(层2)上实现，并且从根本上被视为链路层协议。无限带宽(InfiniBand)标准定义了用于覆盖OSI层1-4的无限带宽的各个OSI层方面。当前的以太网协议不具有用于支持以太网链路上的可靠数据传输的任何固有设施。这与无限带宽(InfiniBand)的链路层实现类似。在更高层(诸如，TCP/IP)上，每个地址传输是可靠的。在TCP下，经由响应于从(IP源地址处的)发送方接收到IP分组而从(IP目的地地址处的)接收方返回至此发送方的显式确收(ACK)来实现可靠数据递送。由于分组在沿发送方与接收方之间的路径的多个节点中的一个节点处可能丢失(或者如果接收方具有的缓冲器空间不足，则甚至有可能在接收方处丢失)，因此使用显式ACK来确认每一个分组的成功递送(注意，单个ACK响应可确认多个IP分组的递送)。传输-确收(ACK)方案需要在源和目的地设备中的每一个设备处维持大量的缓冲器空间(在需要重传丢失的一个或多个分组的情况下)，并且还给网络栈添加了附加的处理和复杂性。例如，由于ACK有可能丢失，因此发送方还采用定时器，此定时器用于触发对在此定时器的超时时段之内未接收到ACK针对的分组的重传。每一个ACK都消耗珍贵的链路带宽并且产生附加的处理开销。此外，使用定时器对链路往返延迟设置了上限。附图说明通过参考与附图一起进行的下面的详细描述，本专利技术的前述的方面和许多伴随的优点，将变得更加轻松地被理解，其中，在各个视图中，相同参考编号表示相同部件，除非另作说明：图1是示出根据一个实施例的包括结构(fabric)架构的各种部件和互连的系统的高级视图的示意图；图2是描绘根据一个实施例的用于在结构链路上传送数据的该架构的多个层的示意图；图3是示出被集合在捆包(bundle)中的多个微片(flit)的示意图；图4是示出根据一个实施例的结构分组(packet)的结构的示意图；图5是示出根据一个实施例的标准检测LTP的数据结构的示图；图6是示出根据一个实施例的14位CRCLTP的数据结构的示图；图7是示出根据一个实施例的增强型检测LTP的数据结构的示图；图8是示出根据一个实施例的标准检测空LTP的数据结构的示图；图9a是示出根据一个实施例的用于4通道链路的传输方案的实施例的示图，在此传输方案下，每次在链路结构与链路传送子层之间的接口处并行地处理两个用于标准检测LTP的微片；图9b是示出根据一个实施例的用于4通道链路的传输方案的实施例的示图，在此传输方案下，每次在链路结构与链路传送子层之间的接口处并行地处理两个用于增强型检测LTP的微片；图10是示出根据一个实施例的在4通道链路上传输具有两个控制位的14位CRCLTP的示意图，其中每次在链路结构与链路传送子层之间的接口处并行地处理两个微片；图11是示出根据一个实施例的在8通道数据路径上并行地传输具有两个控制位的两个14位CRCLTP的示意图，此8通道数据路径包括结合在一起的两个4通道链路；图12是示出根据一个实施例的在采用4通道的两个链路端口之间的双向数据传输的示例的示意图；图13是示出交织来自在分开的虚拟通道上发送的两个FP的多个结构分组微片的实施例的示例的示图；图14是示出根据一个实施例的使用进栈(Push)和出栈(Pop)交织的示图；图15是示出根据一个实施例的、使用进栈和出栈交织以及VL标记交织的组合的示图；图16是示出根据一个实施例的、来自缓存在三个分开的VLFIFO中的三个结构分组的多个微片的抢占式交织的示例的组合示意图和时间流图，三个分开的VLFIFO对应于具有单独优先级等级的VL；图17是示出根据一个实施例的、来自缓存在三个分开的VLFIFO中的三个结构分组的多个微片的冒泡式交织和抢占式交织的示例的组合示意图和时间流图，其中两个VL共<本文档来自技高网...

【技术保护点】
一种装置，所述装置包括：链路接口，所述链路接口包括：接收端口，所述接收端口包括多个接收通道，每一个接收通道配置成接收从链路接口对等方的发射端口并行地传输的多个位流中的相应位流；以及用于以下操作的电路和逻辑：当接收到所述多个位流时，处理所述多个位流，并且提取从所述链路接口对等方传输的包括链路分组的数据；检测接收到的坏链路分组；以及检测导致所述接收到的坏链路分组的错误接收通道。

【技术特征摘要】
【国外来华专利技术】2013.12.06 US 14/099,3451.一种装置，所述装置包括：
链路接口，所述链路接口包括：
接收端口，所述接收端口包括多个接收通道，每一个接收通道配置成接收从链路接口
对等方的发射端口并行地传输的多个位流中的相应位流；以及
用于以下操作的电路和逻辑：
当接收到所述多个位流时，处理所述多个位流，并且提取从所述链路接口对等方传输
的包括链路分组的数据；
检测接收到的坏链路分组；以及
检测导致所述接收到的坏链路分组的错误接收通道。
2.如权利要求1所述的装置，其特征在于，通过使用伴随每一个链路分组传输的所传输
数据完整性校验值来促进对接收到的坏链路分组的检测，并且其中，在每一个通道上传输
的位流不包括所传输的数据完整性校验值。
3.如权利要求1或2所述的装置，其特征在于，所述用于检测错误接收通道的电路和逻
辑包括用于以下操作的电路和逻辑：
针对每一个接收通道，对在对应于链路分组的第一传输的那个通道上接收到的数据计
算数据完整性校验值，所述链路分组的所述第一传输导致接收到的坏链路分组；
针对每一个接收通道，对在对应于所述链路分组的重传的那个通道上接收到的数据计
算数据完整性校验值；以及
在每一个通道的基础上，比较针对所述链路分组的所述第一传输与针对所述链路分组
的重传的数据完整性校验值，以便确定哪个接收通道是错误的。
4.如权利要求1所述的装置，其特征在于，使用序列来传输链路分组，在所述序列下，至
少一个接收通道结合接收到给定链路分组的数据而接收与至少一个其他接收通道不同量
的数据，并且其中，接收所述不同量的数据的一个或多个通道取决于当传输所述链路分组
时的所述序列的状态而改变。
5.如权利要求4所述的装置，其特征在于，在接收链路分组的数据期间，在给定通道上
接收到的位流数据包括传送组，所述传送组取决于当传输所述链路分组时所述序列的状
态，其中，用于检测错误接收通道的电路和逻辑包括用于以下操作的电路和逻辑：
针对每一个接收通道，对在对应于链路分组的第一传输的那个通道上接收到的包括第
一传送组的数据计算数据完整性校验值，所述链路分组的所述第一传输在第一序列状态下
传输且导致接收到的坏链路分组；
针对每一个接收通道，对在对应于所述链路分组的重传的那个通道上接收到的包括第
二传送组的数据计算数据完整性校验值，所述链路分组的所述重传在第二序列状态下传
输；以及
在每一个传输组的基础上，比较针对所述链路分组的所述第一传输与针对所述链路分
组的重传的数据完整性校验值，以便确定哪个接收通道是错误的。
6.如前述权利要求中的任一项所述的装置，其特征在于，进一步包括用于以下操作的
电路和逻辑：
从所述链路接口对等方接收指示正在重传或将重传对应于所述坏链路分组的链路分
组的指标；以及
采用所述指标来检测对所述经重传的链路分组的接收。
7.如前述权利要求所述的装置，其特征在于，进一步包括用于以下操作的电路和逻辑：
检测对坏链路分组序列的接收；以及
确定导致所述序列中的所述坏链路分组中的至少一个坏链路的接收通道是错误的。
8.如前述权利要求所述的装置，其特征在于，进一步包括发射端口，所述发射端口包括
多个发射通道且配置成经由多个位流来传输包括链路分组的数据，所述多个位流经由所述
多个发射通道被并行地传输至所述链路接口对等方的接收端口，并且其中，所述发射端口
包括用于响应于检测到坏链路分组而经由所述发射端口将重传请求发送至所述链路接口
对等方的电路和逻辑，所述重传请求包括配置成由所述链路接口对等方处理以标识所述坏
链路分组的指标。
9.如前述权利要求所述的装置，其特征在于，所述链路接口进一步包括发射端口，并且
所述链路接口对等方包括接收端口，并且所述链路接口和所述链路接口对等方配置成支持
链路上的双向通信，所述链路包括从发射端口到包含n个通道的接收端口的一对单向链路，
所述装置进一步包括用于以下操作的电路和逻辑：
标识错误接收通道；
执行链路接口侧操作以在降级的链路配置下重新初始化所述链路的操作，所述降级的
操作采用不包括所述错误通道的n-1个接收通道。
10.一种装置，所述装置包括：
链路接口，所述链路接口包括：
接收端口，所述接收端口包括多个接收通道，每一个接收通道配置成接收从链路接口
对等方的发射端口并行地传输的多个位流中的相应位流；以及
用于以下操作的电路和逻辑：
处理所述多个位流，并且提取从所述链路接口对等方传输的包括链路分组的数据；
对在针对所述链路分组的每一个接收通道上接收到的数据计算每通道的数据完整性
校验值；
检测针对链路分组的接收到的数据是坏的，并且响应于检测到针对链路分组的接收到
的数据是坏的：
存储针对所述坏链路分组的每通道的数据完整性校验值；
接收对应于所述坏链路分组的重传的链路分组；
对在针对所述重传的链路分组的每一个接收通道上接收到的数据重新计算每通道的
数据完整性校验值；以及
比较所存储的每通道的数据完整性校验值与重新计算的每通道的数据完整性校验值
以检测错误接收通道。
11.如权利要求10所述的装置，其特征在于，每一个链路分组包括在所述链路接口对等
方处计算出的所传输的循环冗余校验(CRC)值，所述装置进一步包括用于以下操作的电路
和逻辑：基于针对所述链路分组的接收到的数据来计算接收到的CRC值；以及将接收到的
CRC值与所传输的CRC值比较以确定所述链路分组是否是坏的。
12.如权利要求10或11所述的装置，其特征在于，使用序列来传输链路分组，在所述序
列下，至少一个接收通道结合接收到给定链路分组的数据而接收与至少一个其他接收通道
不同量的数据，并且其中，接收所述不同量的数据的一个或多个通道取决于当传输所述链
路分组时的所述序列的状态而改变。
13.如权利要求12所述的装置，其特征在于，在接收链路分组的数据期间，在给定通道
上接收到的位流数据包括传送组，所述传送组取决于当传输所述链路分组时所述序列的状
态，并且其中，当传输所述链路分组与重传所述链路分组时的所述序列的状态是不同的，所
述装...

【专利技术属性】
技术研发人员：M·S·比利特拉，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US