基于分层结构的片间互联接口及其写操作和读操作的方法技术

本发明专利技术公开了一种基于分层结构的片间互联接口及其写操作和读操作的方法。其中，该接口包括：事务层，被配置为从存储器搬运读或写操作的数据，并解析由数据链路层传递来的数据，并在数据链路层对数据缓冲区进行写操作时，从数据缓冲区读取数据，以及在使能CRC校验且校验正确时，从数据缓冲区读取数据；数据链路层，被配置为在事务层与物理层之间进行并行数据的拆分和组合、控制码的装配和解析，并根据物理通道数，对读或写操作的数据进行分组；物理层，被配置为根据物理通道，对读或写操作数据进行分组，并处理数据链路层与物理链路之间的数据。通过本发明专利技术实施例解决了如何实现低延迟、高带宽及扩展性强的传输的技术问题。

【技术实现步骤摘要】

本专利技术实施例涉及处理器互联
，尤其是涉及一种基于SerDes串行传输技术，在点对点互联结构的片间数据传输过程中的基于分层结构的片间互联接口及其写操作和读操作的方法。
技术介绍
随着信息时代的发展，传统摩尔定律，即每隔18到24个月，处理器时钟频率翻一番，已转变为处理器的个数、线程数和其他并行算法性能的翻番。为了满足信息时代的高性能需求，计算机系统逐渐由单核向多核、由多核向多片发展。因此，片间互联已成为计算机体系结构研究领域的热点问题。多片互联，提供给芯片间信息共享的方式，极大地提升对大规模数据计算程序的处理能力。高速、高效，并且保证数据正确性的片间互联接口可以有效地减少芯片间的通信延时，提升处理器进行运算程序的有效时间比，从而有效提升系统的处理能力。目前，业界正不遗余力地设计高速、高效、可靠的片间互联接口协议，然而，由于现有协议的设计目标、方向不同，在实时性、带宽要求高的应用场景下，不能有效地发挥各自的优势。有鉴于此，特提出本专利技术。
技术实现思路
本专利技术实施例提供一种片间互联接口，以至少部分地解决如何实现低延迟、高带宽及扩展性强的传输的技术问题；此外，还提供了一种利用片间互联接口进行写操作和读操作的方法。为了实现上述目的，一方面，提供了以下技术方案：一种基于分层结构的片间互联接口，用于处理器，所述处理器分别与存储器和物理链路及数据缓冲区相连；所述接口包括：事务层，被配置为从存储器搬运读或写操作的数据，并解析由数据链路层传递来的数据，并在所述数据链路层对所述数据缓冲区进行写操作时，从所述数据缓冲区读取数据，以及在使能CRC校验且校验正确时，从所述数据缓冲区读取数据；所述数据链路层，被配置为在所述事务层与物理层之间进行并行数据的拆分和组合、控制码的装配和解析，并根据物理通道数，对所述读或写操作的数据进行分组；所述物理层，被配置为根据所述物理通道，对所述读或写操作数据进行分组，并处理所述数据链路层与所述物理链路之间的数据。进一步地，所述事务层具体包括：配置模块，被配置为生成配置数据，以使所述处理器通过总线访问远端地址寄存器、本地地址寄存器、传输模式寄存器、使能寄存器和状态寄存器；高速读写数据模块，被配置为在所述使能寄存器发出使能信号后，在所述存储器与数据包管理模块之间进行数据的所述读或写操作；数据包管理模块，被配置为生成操作请求包，并根据所述配置模块生成的所述配置数据生成写或读操作包头控制字，从所述高速读写数据模块获取所述写操作数据，并生成CRC冗余校验码，将所述CRC冗余校验码写入所述数据缓冲区。进一步地，所述高速读写数据模块，具体被配置为：在作为所述写操作和所述读操作的第一发送端时，从所述存储器读取数据，并将所述数据发送至所述数据包管理模块，在作为所述写操作和所述读操作的第一接收端且在所述传输模式寄存器使能CRC且CRC冗余码校验模块校验正确的情况下，从所述数据包管理模块读取数据包，并将所述数据写入所述存储器；所述数据包管理模块，具有第二发送端和第二接收端，并具体被配置为其所述第二发送端生成写操作请求包、读操作请求包和所述数据包，以及其所述第二接收端进行数据解析；所述数据链路层具体包括：所述CRC冗余码校验模块，被配置为在所述处理器通过所述总线配置所述传输模式寄存器使能CRC，且在所述高速读写数据模块作为所述第一接收端的情况下，接收所述高速读写数据模块生成的数据包包头信息且根据所述包头信息确定是否进行CRC校验，并根据校验结果生成CRC校验响应包；控制字管理模块，被配置为为所述数据包管理模块和通道管理模块生成的数据包添加控制字；所述通道管理模块，具有第三发送端和第三接收端，并被配置为其所述第三发送端依据所述配置模块生成的配置信息，将所述数据缓冲区的数据分配至所述物理层，并且其所述第三接收端依据所述物理通道个数配置，将所述控制字管理模块产生的添加了控制字的数据包分配到各个所述物理通道中，并插入数据指令标志码，以及从所述各物理通道接收数据，并将数据进行对齐，获取有效数据包并将所述有效数据包发送至所述控制字管理模块。进一步地，所述物理层具体包括：物理编码子层模块，包括：数据编码解码模块，具有第四发送端和第四接收端，并被配置为其所述第四发送端将时钟信号嵌入所述数据链路层与所述物理链路之间的数据中，以及其所述第四接收端从接收所述数据链路层与所述物理链路之间的所述数据中提取时钟信号，并解析有效数据；数据加扰解扰模块，被配置为处理由所述数据编码解码模块编码后的数据；物理介附加子层模块，包括：数据串化解串模块，具有第五发送端和第五接收端，并被配置为其所述第五发送端将第一慢速并行数据串化为第一高速串行数据，以及其所述第五接收端将第二高速串行数据转化为第二慢速并行数据。为了实现上述目的，另一方面，还提供一种利用至少两个上述基于分层结构的片间互联接口进行写操作的方法，所述写操作包括：第一基于分层结构的片间互联接口执行以下操作：依据所述传输模式寄存器生成写操作的包头控制字，并将所述包头控制字发送至所述物理通道，以及根据第二基于分层结构的片间互联接口反馈的处理结果进行写操作；所述第二基于分层结构的片间互联接口执行以下操作：从所述物理通道接收所述包头控制字并进行解析，得到包头控制信息，并根据所述包头控制信息进行使能或不使能CRC读操作，将所述处理结果发送至所述第一基于分层结构的片间互联接口。进一步地，所述写操作的方法具体包括：第一基于分层结构的片间互联接口执行以下操作：1A：所述数据包管理模块依据所述配置模块生成写操作包头控制字，写入所述数据缓冲区；1B：所述高速读写数据模块从本地地址中读取操作数据，写入所述数据缓冲区；1C：判断是否使能CRC，若是，所述数据包管理模块生成CRC冗余校验码，并写入所述数据缓冲区；否则，执行步骤1D；1D：传输所述事务层与所述数据链路层之间的数据，通过所述物理链路接收第二基于分层结构的片间互联接口反馈的CRC校验响应包，并在所述事务层对所述数据缓冲区进行写操作时，使所述数据链路层从所述数据缓冲区读取数据；1E：所述控制字管理模块为所述数据包添加控制字；1F：所述通道管理模块依据所述物理通道个数配置，将所述控制字管理模块产生的数据分配到所述各物理通道中，并插入所述数据指令标志码；1G：所述数据编码解码模块将所述时钟信号插入数据流中，并对数据进行重新排序；1H：所述数据串化解串模块将所述各物理通道并行慢速数据进行串化，分配到所述物理链路中；所述第二基于分层结构的片间互联接口执行以下操作：2I：所述数据串化解串模块从所述物理链路中读取数据，并将高速串行数据进行并行化；2J：所述数据扰码解扰模块对所述数据链路层与所述物理链路之间的数据进行还原操作；2K：所述控制字管理模块依据所述数据指令标志码剥离控制码信息，提取所述数据包；2L：所述通道管理模块从所述各物理通道接收数据，并将所述数据进行对齐，获取有效数据包；2M：所述CRC冗余码校验模块接收所述高速读写数据模块生成的数据包，分析包头信息，并在使能CRC校验的情况下，对所述数据包进行CRC校验，并将除CRC校验码外的数据写入数据缓冲区，以及根据CRC冗余码校验结果生成所述CRC校验响应包，并将所述CRC校验响应包反馈至所述第一基于分层结构的本文档来自技高网...

【技术保护点】
一种基于分层结构的片间互联接口，用于处理器，所述处理器分别与存储器和物理链路及数据缓冲区相连；其特征在于，所述接口包括：事务层，被配置为从存储器搬运读或写操作的数据，并解析由数据链路层传递来的数据，并在所述数据链路层对所述数据缓冲区进行写操作时，从所述数据缓冲区读取数据，以及在使能CRC校验且校验正确时，从所述数据缓冲区读取数据；所述数据链路层，被配置为在所述事务层与物理层之间进行并行数据的拆分和组合、控制码的装配和解析，并根据物理通道数，对所述读或写操作的数据进行分组；所述物理层，被配置为根据所述物理通道，对所述读或写操作数据进行分组，并处理所述数据链路层与所述物理链路之间的数据。

【技术特征摘要】
1.一种基于分层结构的片间互联接口，用于处理器，所述处理器分别与存储器和物理链路及数据缓冲区相连；其特征在于，所述接口包括：事务层，被配置为从存储器搬运读或写操作的数据，并解析由数据链路层传递来的数据，并在所述数据链路层对所述数据缓冲区进行写操作时，从所述数据缓冲区读取数据，以及在使能CRC校验且校验正确时，从所述数据缓冲区读取数据；所述数据链路层，被配置为在所述事务层与物理层之间进行并行数据的拆分和组合、控制码的装配和解析，并根据物理通道数，对所述读或写操作的数据进行分组；所述物理层，被配置为根据所述物理通道，对所述读或写操作数据进行分组，并处理所述数据链路层与所述物理链路之间的数据。2.根据权利要求1所述的片间互联接口，其特征在于，所述事务层具体包括：配置模块，被配置为生成配置数据，以使所述处理器通过总线访问远端地址寄存器、本地地址寄存器、传输模式寄存器、使能寄存器和状态寄存器；高速读写数据模块，被配置为在所述使能寄存器发出使能信号后，在所述存储器与数据包管理模块之间进行数据的所述读或写操作；数据包管理模块，被配置为生成操作请求包，并根据所述配置模块生成的所述配置数据生成写或读操作包头控制字，从所述高速读写数据模块获取所述写操作数据，并生成CRC冗余校验码，将所述CRC冗余校验码写入所述数据缓冲区。3.根据权利要求2所述的片间互联接口，其特征在于，所述高速读写数据模块，具体被配置为：在作为所述写操作和所述读操作的第一发送端时，从所述存储器读取数据，并将所述数据发送至所述数据包管理模块，在作为所述写操作和所述读操作的第一接收端且在所述传输模式寄存器使能CRC且CRC冗余码校验模块校验正确的情况下，从所述数据包管理模块读取数据包，并将所述数据写入所述存储器；所述数据包管理模块，具有第二发送端和第二接收端，并具体被配置为其所述第二发送端生成写操作请求包、读操作请求包和所述数据包，以及其所述第二接收端进行数据解析；所述数据链路层具体包括：所述CRC冗余码校验模块，被配置为在所述处理器通过所述总线配置所述传输模式寄存器使能CRC，且在所述高速读写数据模块作为所述第一接收端的情况下，接收所述高速读写数据模块生成的数据包包头信息且根据所述包头信息确定是否进行CRC校验，并根据校验结果生成CRC校验响应包；控制字管理模块，被配置为为所述数据包管理模块和通道管理模块生成的数据包添加控制字；所述通道管理模块，具有第三发送端和第三接收端，并被配置为其所述第三发送端依据所述配置模块生成的配置信息，将所述数据缓冲区的数据分配至所述物理层，并且其所述第三接收端依据所述物理通道个数配置，将所述控制字管理模块产生的添加了控制字的数据包分配到各个所述物理通道中，并插入数据指令标志码，以及从所述各物理通道接收数据，并将数据进行对齐，获取有效数据包并将所述有效数据包发送至所述控制字管理模块。4.根据权利要求3所述的片间互联接口，其特征在于，所述物理层具体包括：物理编码子层模块，包括：数据编码解码模块，具有第四发送端和第四接收端，并被配置为其所述第四发送端将时钟信号嵌入所述数据链路层与所述物理链路之间的数据中，以及其所述第四接收端从接收所述数据链路层与所述物理链路之间的所述数据中提取时钟信号，并解析有效数据；数据加扰解扰模块，被配置为处理由所述数据编码解码模块编码后的数据；物理介附加子层模块，包括：数据串化解串模块，具有第五发送端和第五接收端，并被配置为其所述第五发送端将第一慢速并行数据串化为第一高速串行数据，以及其所述第五接收端将第二高速串行数据转化为第二慢速并行数据。5.一种利用至少两个上述权利要求2至4中任一所述的片间互联接口进行写操作的方法，其特征在于，所述写操作包括：第一基于分层结构的片间互联接口执行以下操作：依据所述传输模式寄存器生成写操作的包头控制字，并将所述包头控制字发送至所述物理通道，以及根据第二基于分层结构的片间互联接口反馈的处理结果进行写操作；所述第二基于分层结构的片间互联接口执行以下操作：从所述物理通道接收所述包头控制字并进行解析，得到包头控制信息，并根据所述包头控制信息进行使能或不使能CRC读操作，将所述处理结果发送至所述第一基于分层结构的片间互联接口。6.根据权利要求5所述的写操作的方法，其特征在于，所述写操作的方法具体包括：第一基于分层结构的片间互联接口执行以下操作：1A：所述数据包管理模块依据所述配置模块生成写操作包头控制字，写入所述数据缓冲区；1B：所述高速读写数据模块从本地地址中读取操作数据，写入所述数据缓冲区；1C：判断...

【专利技术属性】
技术研发人员：李沛南，王东琳，杜学亮，蒋银坪，孟洪宇，卜中华，
申请(专利权)人：中国科学院自动化研究所，
类型：发明
国别省市：北京;11