【技术实现步骤摘要】
本专利技术涉及一种雷电流侵入波监测、数据记录及传输方法,具体涉及一种特高压雷电侵入波的监测系统及其监测方法。
技术介绍
对于目前大力发展的特高压输变电工程,在雷电监测方面存在着以下需求和问题:1)特高压线路的真实引雷能力如何评估。特高压线路引雷能力准确描述是单位长度特高压线路每年的平均落雷次数,目前雷电监测主要是采用雷电定位系统对特高压线路建设前后的地闪密度进行长期监测,已获得线路所经地区的雷电活动规律,以及特高压线路建成后对该地区雷电活动的影响。雷电定位系统监测地闪次数时,无法判定有多少雷电击中线路,因此它不能准确评估出特高压线路的真实引雷能力。另一方面,正是缺乏特高压线路遭受雷击次数的运行监测数据,特高压线路一直是采用新航线220kV线路多年运行经验总结的引雷宽度计算公式,但是根据日本近年发布的其特高压输电线路(降压500kV运行)遭受雷击次数的监测数据,特高压线路的引雷能力远高于采用我国220kV新杭线总结的引雷宽度公式计算的结果。所以,特高压输电线路落雷次数是检验特高压线路雷电性能理论评估方法的准确性以及线路防雷设计的有效性的基础,开展相关的监测工作,具有重大的意义。2)特高压线路导线遭受雷电绕击率的实际运行数据是多少。特高压线路雷电绕击率实际运行数据是评估特高压线路雷电屏蔽措施的效果以及线路雷电屏蔽性能计算方法的基础。开展相关的监测工作,对检验现有雷电屏蔽措施的有效性以及线路雷电屏蔽性能评估方法的准确性,具有重大的意义。3)特高压线路若发生了雷击跳闸,如何判别线路的跳闸类型。目前我国500kV超高压及特高压线路雷电运行经验看,对于判别线路发生雷 ...
【技术保护点】
一种特高压雷电侵入波的监测系统,所述系统包括3路A/D采集通道、现场可编程门阵列、ARM处理器、时钟CLK、ZigBee串口、SD卡、内存DDR3和GPS模块;其特征在于,所述3路A/D采集通道和GPS模块均与现场可编程门阵列连接;所述时钟芯片CLK、SD卡、内存DDR3和ZigBee串口均与ARM处理器连接。
【技术特征摘要】
1.一种特高压雷电侵入波的监测系统,所述系统包括3路A/D采集通道、现场可编程门阵列、ARM处理器、时钟CLK、ZigBee串口、SD卡、内存DDR3和GPS模块;其特征在于,所述3路A/D采集通道和GPS模块均与现场可编程门阵列连接;所述时钟芯片CLK、SD卡、内存DDR3和ZigBee串口均与ARM处理器连接。2.如权利要求1所述的特高压雷电侵入波的监测系统,其特征在于,所述3路A/D采集通道包括串联的分压电阻、信号调理电路和A/D采集电路;每路A/D采集通道的采样频率为20MHz;现场可编程门阵列通过控制A/D采集电路进行同步数据采集,A/D采集电路的数据加序号后,通过数据总线同时传送到现场可编程门阵列及先进先出队列FIFO中,现场可编程门阵列控制先进先出队列FIFO的写入操作;ARM处理器再将内存DDR3分成六个区,把先进先出队列FIFO中的数据距按照1、2、3通道的顺序依次存储到内存DDR3中;3路A/D采集通道正负幅值触发,同时预采样一个周期,记录两个周期数据。3.如权利要求2所述的特高压雷电侵入波的监测系统,其特征在于,所述A/D采集电路采用AD9224芯片,最高采样率为40MHz,最高信噪比为68.3dB;所述信号调理电路用于将待测信号通过放大、滤波转换成A/D采集电路能够识别的标准信号,包括电压跟随器和单端转差分处理器;所述电压跟随器的输出电压等于输入电压幅度,对前级电路呈高阻状态,对后级电路呈低阻状态,对前后级电路起到隔离作用;所述单端转差分处理器用于减小干扰,抑制共模噪声。4.如权利要求1所述的特高压雷电侵入波的监测系统,其特征在于,所述GPS模块通过串口通信获取时间信息,包括年、月、日、时、分、秒以及秒脉冲,本地时钟CLK通过秒脉冲的脉冲沿进行校时;开机后自动授时一次,然后在现场可编程门阵列内部以120MHz的时钟频率实现自守时计数功能,产生时、分、秒、微妙的信息;每24小时校时一次,并对中断计数器和线程计数器进行清零;时间标定精度达到1us,累计计时误差为200us/h。5.如权利要求1所述的特高压雷电侵入波的监测系统,其特征在于,所述ARM处理器用于存储读到的数据,包括200*1024*1024的数组缓冲区;所述SD卡中的数据通过ZigBee串口传输给上位机。6.一种用权利要求1-5中任一项所述的特高压雷电侵入波的监测系统进行监测的监测方法,其3路A/D采集通道采集传感器探头测得的电网上的电压值,经过信号调理及采集电路后,转换成数字量存入到内存DDR3中,ARM处理器将DDR3中的数据存储到SD卡,并通过ZigBee数据传输到上位机进行波形显示及数据分析;其特征在于,所述方法包括下述步骤:步骤一:待测信号调理;步骤二:同步数据采集、缓存及存储;步骤三:授时及自守时;步骤四:数据传输。7.如权利要求6所述的监测方法,其特征在于,所述步骤一包括下述步骤:1.1、电压跟随,用于缓冲、隔离和提高带载能力;电压隔离器输出电压等于输入电压幅度,并对前级电路呈高阻状态,对后级电路呈低阻状态,因而对前后级电路起到隔离作用;1.2、采用单端转差分处理器减小干扰,抑制共模噪声。8.如权利要求6所述的监测方法,其特征在于,所述步骤二包括下述步骤:2.1、现场可编程门阵列控制3路A/D采集通道进行数据采集;2.2、通过ARM处理器控制将采集到的数据缓存到内存DDR3中,并缓存到内存DDR3中的数据存储到SD卡中。9.如权利要求8所述的监测方法,其特征在于,所述步骤2.1包括:外部嵌入式系统启动采集后,现场可编程门阵列内部启动采样时钟分频任务,同时输出A/D采集电路的采样时钟及先进先出队列FIFO的写入时钟;3路A/D采集通道正负幅值触发,同时预采样一个周期,记录两个周期数据;当3路A/D采集通道中一路的幅值触发,将同时采集3路数据,并将A/D采集电路输出的12位结果在先进先出队列FIFO的写入时钟驱动下写入先进先出队列FIFO;再将内存DDR3分成六个区,把先进先出队列FIFO中的数据按照1、2、3通道的顺序依次存储到内存DDR3中;当3路A/D采集通道均未触发时,ARM处理器再将数据从内存DDR3中读出,存储到SD卡中。10.如权利要求9所述的监测方法,其特征在于,当采集的数据存入先进先出队列FIFO时,在现场可编程门阵列中设定一个72位的寄存器adc_data_buf,用来缓存3路12位的数字数据,同时设定一个32位的寄存器write_data,用来存储写入先进先出队列FIFO的数据;首先判断A/D采集电路的时钟设定完成后,将3路12位的数字数据按照1、2、3通道的顺序依次存入到寄存器adc_data_buf的0-35位,然后将寄存器adc_data_buf的1和2通道的数字数据前面各加上4位的通道数,变成32位数据后重新写入到32位的寄存器write_data中;当下一次的数据来临时,将3路12位的数字数据按照1、2、3通道的顺序依次存入到寄存器adc_data_buf的36-71位,然后将第一次存储的3通道数据和第二次存储的一通道数据前面各加上4位的通道数,重新写入到32位的寄存器write_data中,存入先进先出队列FIFO中;最后将第二次存储的通道二数据和第三次存储的通道三数据前各加上4位的通道数,重
\t新写入到32位的寄存器write_data中,写入到先进先出队列FIFO中,经过三次的写先进先出队列FIFO操作,将两组12位三通道的数字数据写入到了32位的先进先出队列FIFO中。11.如权利要求8所述的监测方法,其特征在于,所述步骤2.2包括:在ARM处理器中,开辟200*10...
【专利技术属性】
技术研发人员:张波,戴敏,吴涛,苟维汉,刘亚锋,查志鹏,王磊,范冕,娄颖,何慧文,谭波,
申请(专利权)人:中国电力科学研究院,中国地质大学武汉,国家电网公司,国网湖北省电力公司,
类型:发明
国别省市:北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。