具有有源dV/dt及dI/dt控制的PoDL系统技术方案

一种数据线供电PoDL系统包含经由单个双绞线对(16)将DC电力及微分以太网数据供应到受电装置PD的供电设备PSE。由于启动扰动、PD负载电流变化及其它缘由，在电力信号中引入dV/dt噪声。除非以某种方式予以减轻，否则此噪声可被误解为数据。并非增加惯常用于将所述电力及数据从所述线对解耦/耦合到所述线对的无源滤波组件的值，而是在所述PSE、PD或两者中提供有源电路以限制所述电力信号(32、34、36、38)中的dV/dt。此电路可与PSE控制器或PD控制器实施在同一芯片上。因此，可减小解耦/耦合网络中所述无源组件的大小。

【技术实现步骤摘要】
【国外来华专利技术】相关申请案的交叉参考本申请案主张安德鲁J.加德纳(AndrewJ.Gardner)等人在2014年5月15日提出申请的第61/993,526号美国临时申请案的优先权，所述美国临时申请案转让给本受让人并以引用方式并入本文中。
本专利技术涉及其中在微分数据线对上传输DC电力的数据线供电(PoDL)系统。更具体来说，本专利技术涉及用于有源地限制耦合到线对的电力信号的dV/dt的技术，其将减少PHY端子处的无源滤波要求。
技术介绍
在PoDL中，在单个双绞线对上传输来自供电设备(PSE)的DC电力。同一双绞线对也传输/接收微分数据信号。以此方式，可消除为受电装置(PD)提供任一外部电源的需要。PoDL标准陈述于IEEE802.3中且是众所周知的。常规PoDL系统在PSE的输出处使用耦合网络将DC电力及AC数据耦合到双绞线对且在PD处使用相同网络将DC电力及AC数据从双绞线对解耦。图1图解说明以太网PoDL系统中PSE10与PD12之间的常规耦合/解耦网络。PSE10包含DC电压源13且可包含微分数据收发器。微分数据也可由任一其它电路产生。微分数据被施加到物理层(PHY)14的微分端子以用于施加到双绞线对16。PoDL系统的数据部分与本专利技术无关，因此不加以详细描述。PD12包含微分数据部分，所述微分数据部分从PHY18端子接收数据并相应地处理所述数据。此数据处理部分与本专利技术无关。接收DC电压及数据的PD负载由电阻器RPD表示。电容器CPD有助于使进入到PD负载中的电压平滑。可在PD中使用DC-DC转换器来将所接收PoDL电压转换成用于PD负载的目标电压。在图1的实例中，经由耦合网络通过单个双绞线对16将DC电力从PSE10递送到PD12，所述耦合网络在DC电压源13与线对16之间传导用于电力的DC(或低频率电流)，且同时阻隔来自DC电压源13的微分AC数据(或高频率电流)。类似地，PD12使用解耦网络，所述解耦网络将所传输DC电压解耦以用于给PD负载供电，同时仅将PHY的AC数据传导到PD12中的数据端子。耦合/解耦网络阻隔PHY的处于极宽频率范围内的AC数据的能力对于其中数据速率可从100Mbps到1Gbps变化的PoDL以太网应用来说是关键的要求。在图1的实例中，电容器C1-C4旨在阻隔数据路径中的DC，而电感器L1-L4旨在阻隔电力路径中的AC。在图1中，电感器L1-L4用于将在PSE10的电压源13与PD12的负载之间流动的DC耦合到线16/从线16解耦。电感器L1-L4是阻抗与频率成比例的AC阻隔装置。比例常数被称作电感L。单个电感器阻止处于宽频率范围内的AC的能力取决于电感的量值、电感器在不损失其电感的情况下传导DC电流的能力，及电感器的寄生电容。期望使电感器L1-L4成为使电力信号通过但阻隔AC数据信号所必需的最小大小。类似地，期望使电容器C1-C4成为阻隔电力信号但使AC数据信号通过所必需的最小大小。然而，还必须阻隔电力信号中的dV/dt噪声，且此dV/dt噪声是相当难以预测的。dV/dt噪声可影响数据完整性。因此，电感器L1-L4及电容器C1-C4通常大于适当地使DC电压通过或阻隔DC电压及使AC数据信号通过或阻隔AC数据信号所需的大小。电力信号中的噪声可在PSE正被接通时出现，或者由电力供应总线上的其它设备引起，或者由其它来源引起。类似地，PD负载电流的迅速改变(dI/dt)影响由PSE递送的电压，其中高正dI/dt将致使电压迅速临时减小，且其中高负dI/dt将致使电压迅速临时增大。电压的此类dV/dt改变可影响数据完整性。因此，在PoDL领域中需要一种经改善的网络，其组合或分离电力信号及宽带宽AC数据，同时限制电力信号中由dV/dt或dI/dt引起的噪声。
技术实现思路
本专利技术描述PSE或PD或两者中的各种电路，所述电路限制电力信号中电压的时间改变率以减小电力信号中噪声的不利影响的可能性。所述电路与PSE或PD的无源LC耦合/解耦网络分开。此减轻了对PSE及PD耦合/解耦网络中的电感器及电容器的要求，从而使得能够使用小得多的无源组件(其通常为离散组件)，从而导致网络的大小及成本减小。因此，本专利技术描述1对式PoDL系统中的PSE及/或PD，其通过有源地控制电力信号的时间改变率而使PHY瞬态(例如由PSE启动及/或PD负载电流改变引起)降至最低。具有此种特征的PSE/PD产生一种需要大体上更小的LC滤波器来提供等效水平的性能的电路。附图说明图1图解说明常规的具备PoDL功能的以太网系统，其使用单个线对来向PD供应电力及数据。图2图解说明根据本专利技术的一个实施例用于在启动期间预先调节PSE中的电力信号以在到达耦合/解耦网络之前先移除dV/dt噪声的技术。图3A图解说明根据本专利技术的另一实施例用于限制PD处因PD负载的dI/dt所致的dV/dt以降低电力信号中的噪声的技术。图3B图解说明可在图3A的电路中使用的微分器电路。图4图解说明根据本专利技术的另一实施例用于限制PD处因PD负载的dI/dt所致的dV/dt以降低电力信号中的噪声的另一技术。以相同编号标记相同或等效的元件。具体实施方式图2图解说明PoDL系统中的PSE20的电力产生部分。PD(未展示)可类似于图1中的常规PD12，但本专利技术会减轻PD的PD解耦网络中的滤波要求。PoDL系统的微分数据部分与本专利技术无关且可为常规的。对于PHY端子电压对PSE电压改变dVPSE/dt的响应的分析可取决于电路的阻尼比而呈现以下三种形式中的一者：欠阻尼、临界阻尼或过阻尼，但在稳态下，可显示出：其中PHY的阻抗被假定为2×50Ω，且CPHY是PHY的DC阻隔电容器C1-C4的电容。因此，需要对dVPSE/dt进行摆率限制以便约束任一PHY处的电压扰动量值。对于PSE，可视需要使用各种电路拓扑来限制dVPSE/dt以便确保PHY端子处的所得电压瞬态的量值受到限制。图2图解说明PSE20中的电路架构，其中仅在PSE20的启动期间当发生电力信号电压变化时，由电流源22以上拉电流I1来增强低侧N沟道MOSFETM3。在启动期间，开关24被断开以允许电流I1将MOSFETM3的栅极上拉，从而使MOSFETM3在接地与电感器L2的底部端子之间的传导性斜升。在启动时，MOSFETM3的漏极处的dV/dt相当大，因此电容器C5将使电流在漏极与栅极之间传导，以减小来自电流源22的被施加到栅极的电流的百分比。此限制MOSFETM3的接通时间。随着dV/dt减小(且进入到电容器C5中的电流减小)，来自电流源22的被施加到栅极的电流的百分比会增大直到MOSFETM3被完全接通(即，VPSE-大约为接地)为止。因此，电容器C5将反馈从MOSFETM3的漏极提供到栅极以便将dV/dt限制为小于大约I(I1)/C5。此种技术针对MOSFET使用众所周知的密勒效应(Millereffect)。电流源22或电容器C5可经选择以使MOSFETM3的传导性以任何所要速率斜升，从而限制dV/dt。限制dV/dt会保持数据完整性且减轻耦合/解耦网络的滤波要求。在启动斜变结束时，开关24保持断开且电流I1使MOSFETM3完全接通以致使本文档来自技高网...

【技术保护点】
一种数据线供电PoDL系统，其使得能够经由单个线对进行电力及微分数据传输，所述系统包括：无源耦合网络，其位于供电设备PSE中，耦合到所述线对以用于将DC电力信号及微分数据耦合到所述线对；无源解耦网络，其位于受电装置PD中，耦合到所述线对以用于将所述DC电力信号及微分数据从所述线对解耦；dV/dt限制电路，其与所述无源耦合网络及所述无源解耦网络分离，包括一个或多个有源组件，其中所述dV/dt限制电路限制所述电力信号中的dV/dt。

【技术特征摘要】
【国外来华专利技术】2014.05.15 US 61/993,526;2015.05.14 US 14/712,8551.一种数据线供电PoDL系统，其使得能够经由单个线对进行电力及微分数据传输，所述系统包括：无源耦合网络，其位于供电设备PSE中，耦合到所述线对以用于将DC电力信号及微分数据耦合到所述线对；无源解耦网络，其位于受电装置PD中，耦合到所述线对以用于将所述DC电力信号及微分数据从所述线对解耦；dV/dt限制电路，其与所述无源耦合网络及所述无源解耦网络分离，包括一个或多个有源组件，其中所述dV/dt限制电路限制所述电力信号中的dV/dt。2.根据权利要求1所述的系统，其中所述dV/dt限制电路包括：晶体管，其与所述PSE中的电力信号线串联；及控制电路，其位于所述PSE中，对所述电力信号线上的dV/dt做出响应，其中所述控制电路响应于所述dV/dt而控制所述晶体管的传导性，使得所述dV/dt被限制。3.根据权利要求2所述的系统，其中所述控制电路包括电容器，所述电容器具有耦合到所述电力信号线的第一端子及耦合到所述晶体管的控制端子的第二端子。4.根据权利要求3所述的系统，其进一步包括将电流供应到所述晶体管的所述控制端子的电流源，其中所述电容器从所述电流源分流电流以限制所述dV/dt。5.根据权利要求1所述的系统，其中所述PD包含用于将传入PoDL电压转换成用于PD负载的目标电压的DC-DC转换器，其中所述dV/dt限制电路包括：工作循环摆率限制电路，其耦合到所述DC-DC转换器以用于响应于PD负载电流的改变而限制所述转换器的工作循环的摆率，因此减少进入到所述PD负载中的dI/dt，从而导致所述电力信号中的dV/dt减小。6.根据权利要求5所述的系统，其中所述工作循环摆率限制电路包括：微分器电路，其输出与所述电力信号中的dV/dt成比例的第一信号；及DC-DC转换器控制器电路，其接收对应于所述转换器的输出电压的第一反馈信号，并将所述输出电压调节为目标电压，其中所述第一信号被提供到所述转换器控制器以通过响应于所述PD负载的改变来限制所述转换器的所述工作循环的所述摆率而将所述dV/dt限制于最大值。7.根据权利要求5所述的系统，其中所述工作循环摆率限制电路包括：摆率限制微分放大器，其中所述摆率限制微分放大器在所述转换器中输出控制所述工作循环的控制信号。8.根据权利要求7所述的系统，其包括第二微分放大器，所述第二微分放大器接收对应于所述转换器的输出电压的电压并接收参考电压，其中所述第二微分放大器的输出耦合到所述摆率限制微分放大器的输入。9...

【专利技术属性】
技术研发人员：A·J·加德纳，D·德韦利，J·L·希斯，
申请(专利权)人：凌力尔特公司，
类型：发明
国别省市：美国;US