处理中断请求事件的装置与方法制造方法及图纸

本发明专利技术公开了一种耦接于多个处理器的中断控制器以及用来处理具有多个处理器的系统中的至少一中断请求事件的方法。所述中断控制器包含接收电路与控制电路。所述接收电路会接收至少一中断输入，而所述控制电路会基于所接收的中断输入来产生至少一中断请求事件，以及将所产生的中断请求事件导引至所述多个处理器的其中至少一个。所述多个处理器包含至少第一处理器与第二处理器，至少所述第一处理器与所述第二处理器被用于处理中断请求事件；而所述控制电路可被用于撤回或取消已被传送至所述第一处理器的一中断请求事件的设立。所述中断控制器能在处理器于特定时段中变忙碌或无法使用的严峻情形下达到稳定且更好的效能，有效改善系统的效能与稳定度。

Apparatus and method for processing interrupt request event

The invention discloses an interrupt controller coupled to a plurality of processors and a method for processing at least one interrupt request event in a system having a plurality of processors. The interrupt controller comprises a receiving circuit and a control circuit. The receiving circuit receives at least one interrupt input, and the control circuit will receive interrupt input is generated based on at least one interrupt request event, and the generated interrupt request event guided to the plurality of processors including at least one. The plurality of processor includes at least a first processor and a second processor, at least the first processor and the second processor is used for processing the interrupt request event; and the control circuit can be used for the withdrawal or cancellation has been transferred to the first processor interrupt requests a set of events. The interrupt controller can provide stable and better performance when the processor is busy or unavailable in a specific period of time, effectively improving the efficiency and stability of the system.

【技术实现步骤摘要】
原申请案的申请日是2013/05/02，原申请案的申请号是201310159493.9，原申请案的专利技术创造名称是“处理中断请求事件的装置与方法”。
本专利技术涉及一种中断导引机制(interruptroutingscheme)，特别涉及一种中断控制器、包含有中断控制器与处理器的装置以及用来处理系统中的中断请求事件的相对应方法。
技术介绍
针对具有多个处理器(也称作微处理器(microprocessor))的系统，为了执行一服务例程(serviceroutine)，通常需要对所述多个处理器其中之一发出一中断请求事件(interruptrequestevent)。当处理器正在执行主程序时接收到一中断请求事件，则处理器会暂时中断执行中的主程序，并且接着执行对应中断输入的中断请求事件所指定的中断服务例程(InterruptServiceRoutine,ISR)。在系统中，多个中断输入可能会由多种来源所产生，由于一个处理器无法同时执行对应所述多个中断输入的多个中断服务例程，因此需要提供一中断控制器以接收各种中断输入，并且将所述多个中断输入导引至所述多个处理器的其中之一或多个处理器，然而，当前所发展的中断导引机制无法在所述多个处理器在特定时段中变忙碌或无法使用的严峻情形下达到稳定且更好的效能。
技术实现思路
因此本专利技术的目的之一在于公开一种中断控制器、包含所述中断控制器与至少一处理器的装置以及相对应的方法，来解决上述问题并且改善整体系统的效能与稳定度。依据本专利技术的实施例，公开一种耦接到多个处理器并用以将至少一中断请求事件导引至所述多个处理器的其中至少一个的中断控制器。中断控制器包含接收电路与控制电路。接收电路是用于接收至少一中断输入，而耦接到接收电路的控制电路是用以基于所接收的中断输入来产生至少一中断请求事件并且将所产生的中断请求事件引导至所述多个处理器的其中至少一个。此外，所述多个处理器包含至少一第一处理器与一第二处理器，而至少所述第一与第二处理器是用以处理中断请求事件。控制电路可被用来撤回或取消已经被送至第一处理器的中断请求事件的设立。依据本专利技术的实施例，公开一种耦接于多个处理器并用以将至少一中断请求事件引导至所述多个处理器的其中至少一个的中断控制器。中断控制器包含接收电路与控制电路。接收电路是用于接收至少一中断输入，而耦接到接收电路的控制电路是用以基于所接收的中断输入来产生至少一中断请求事件并且将所产生的中断请求事件引导至所述多个处理器的其中至少一个。此外，所述多个处理器包含至少一第一处理器与一第二处理器，而至少所述第一处理器与第二处理器是用来处理中断请求事件。控制电路是用来依据分别对应于所述多个处理器的加权值来传送中断请求事件至所述多个处理器。依据本专利技术的实施例，公开一种耦接于多个处理器并用以将至少一中断请求事件引导至所述多个处理器的其中至少一个的中断控制器。中断控制器包含接收电路与控制电路。接收电路是用于接收至少一中断输入，而耦接到接收电路的控制电路是用以基于所接收的中断输入来产生至少一中断请求事件并且将所产生的中断请求事件引导至所述多个处理器的其中至少一个。此外，所述多个处理器包含至少一第一处理器与一第二处理器，而至少所述第一处理器与第二处理器是用来处理中断请求事件。在传送中断请求事件之前，控制电路是用以通过设立中断预先请求信号连同相同的中断矢量编号来传送预先请求事件至所述多个处理器以查询是否所述多个处理器个别可以接受中断请求事件。依据本专利技术的实施例，公开一种耦接于多个处理器并用以将至少一中断请求事件引导至所述多个处理器的其中至少一个的中断控制器。中断控制器包含接收电路与控制电路。接收电路是用于接收至少一中断输入，而耦接到接收电路的控制电路是用以基于所接收的中断输入来产生至少一中断请求事件并且将所产生的中断请求事件引导至所述多个处理器的其中至少一个。此外，所述多个处理器包含至少一第一处理器与一第二处理器，而至少所述第一处理器与第二处理器是用来处理中断请求事件。所述控制电路是结合一串速率控制逻辑来实现，用以产生速率指标值给所述接收电路以动态调整相关中断输入的紧急等级。依据本专利技术的实施例，公开一种耦接于多个处理器并用以将至少一中断请求事件引导至所述多个处理器的其中至少一个的中断控制器。中断控制器包含接收电路与控制电路。接收电路是用于接收至少一中断输入，而耦接到接收电路的控制电路是用以基于所接收的中断输入来产生至少一中断请求事件并且将所产生的中断请求事件引导至所述多个处理器的其中至少一个。此外，所述多个处理器包含至少一第一处理器与一第二处理器，而至少所述第一处理器与第二处理器是用以处理中断请求事件。控制电路是用以在一时间点的仲裁时段中，使用分时方法来产生并引导一中断请求事件至包含于所述多个处理器中的一处理器，并且在另一时间点的另一仲裁时段中，产生以及引导另一中断请求事件至包含于所述多个处理器中的另一处理器中。依据本专利技术的实施例，公开了一种处理具有多个处理器的系统中的中断请求事件的方法。所述方法包含：接收至少一中断输入；基于所接收的中断输入来产生至少一中断请求事件；将所产生的中断请求事件引导至所述多个处理器的其中至少一个；以及撤回或取消已被传送至第一处理器的中断请求的设立；其中所述多个处理器包含至少所述第一处理器与第二处理器，而至少所述第一处理器与第二处理器是被用于处理中断请求事件。依据本专利技术的实施例，公开了一种处理具有多个处理器的系统中的中断请求事件的方法。所述方法包含：接收至少一中断输入；基于所接收的中断输入来产生至少一中断请求事件；将所产生的中断请求事件引导至所述多个处理器的其中至少一个；以及依据分别对应所述多个处理器的加权值来传送中断请求事件至所述多个处理器；其中所述多个处理器包含至少所述第一处理器与第二处理器，而至少所述第一处理器与第二处理器是被用于处理中断请求事件。依据本专利技术的实施例，公开了一种处理具有多个处理器的系统中的中断请求事件的方法。所述方法包含：接收至少一中断输入；基于所接收的中断输入来产生至少一中断请求事件；将所产生的中断请求事件引导至所述多个处理器的其中至少一个；以及在传送中断请求事件之前，通过设立用以查询是否所述多个处理器个别都能接受中断请求事件的中断预先请求信号连同相同的中断矢量编号来传送预先请求事件至所述多个处理器；其中所述多个处理器包含至少所述第一处理器与第二处理器，而至少所述第一处理器与第二处理器是被用于处理中断请求事件。依据本专利技术的实施例，公开了一种处理具有多个处理器的系统中的中断请求事件的方法。所述方法包含：接收至少一中断输入；基于所接收的中断输入来产生至少一中断请求事件；将所产生的中断请求事件引导至所述多个处理器的其中至少一个；以及动态调整中断请求事件的紧急等级；其中所述多个处理器包含至少所述第一处理器与第二处理器，而至少所述第一处理器与第二处理器是被用于处理中断请求事件。速率指标值是被产生来动态调整相关中断输入的紧急等级。依据本专利技术的实施例，公开了一种处理具有多个处理器的系统中的中断请求事件的方法。所述方法包含：接收至少一中断输入；基于所接收的中断输入来产生至少一中断请求事件；将所产生的中断请求事件引导至所述多个处理器的其中至少一个；在一时间点上的仲裁时段本文档来自技高网...

【技术保护点】
一种耦接于多个处理器的中断控制器，用以将至少一中断请求事件引导至所述多个处理器的其中的至少一个，所述中断控制器的特征在于包含：一接收电路，用以接收至少一中断输入；以及一控制电路，耦接到所述接收电路，用以基于所接收的所述中断输入来产生至少一中断请求事件，以及引导所产生的所述中断请求事件至所述多个处理器其中的至少一个；其中所述多个处理器包含至少一第一处理器与一第二处理器，所述第一处理器与所述第二处理器被用以处理中断请求事件；以及所述控制电路是结合一连串的速率控制逻辑来被实现，用来产生一速率指标值给所述接收电路，以针对多个相关的中断输入来动态地调整相对应的多个紧急等级。

【技术特征摘要】
2012.10.08 US 13/647,3651.一种耦接于多个处理器的中断控制器，用以将至少一中断请求事件引导至所述多个处理器的其中的至少一个，所述中断控制器的特征在于包含：一接收电路，用以接收至少一中断输入；以及一控制电路，耦接到所述接收电路，用以基于所接收的所述中断输入来产生至少一中断请求事件，以及引导所产生的所述中断请求事件至所述多个处理器其中的至少一个；其中所述多个处理器包含至少一第一处理器与一第二处理器，所述第一处理器与所述第二处理器被用以处理中断请求事件；以及所述控制电路是结合一连串的速率控制逻辑来被实现，用来产生一速率指标值给所述接收电路，以针对多个相关的中断输入来动态地调整相对应的多个紧急等级。2.如权利要求1所述的中断控制器，其特征在于，所述中断控制器用以于一速率指标值指出针对所述多个相关的中断输入的一处理频率低于一预期速率值时，提升所述中断请求事件的一紧急等级。3.如权利要求1所述的中断控制器，其特征在于，包含于所述多个处理器中的一处理器用以于一紧急中断请求事件的一紧急等级高于目前所处理的一中断输入的一紧急等级时，立刻处理所述紧急中断请求事件。4.如...

【专利技术属性】
技术研发人员：陈信明，赖吉昌，
申请(专利权)人：晶心科技股份有限公司，
类型：发明
国别省市：中国台湾;71