基于FPGA的灰阶像素抖动实现装置、方法以及液晶显示装置制造方法及图纸

本发明专利技术涉及一种基于FPGA的灰阶像素抖动实现装置，包括顶层逻辑封装单元、AXI4Lite Interconnect内部总线互联模块以及控制单元；顶层逻辑封装单元用于进行子像素空间抖动以及帧速控制；AXI4Lite Interconnect内部总线互联模块用于将具有不同时钟域、不同功能的所述顶层逻辑封装单元与所述控制单元互联，本发明专利技术同时应用子像素空间抖动方法和帧速控制方法即可重建出6139级灰阶梯度等级，其IP实现形式所占用的可编程逻辑资源很少，可以将此控制器在不同的FPGA可编程逻辑平台上去实现，并通过标准的AXI协议互连接口扩展到丰富的片上SOC系统中，特别适合在液晶屏显示产品中推广使用。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，尤其涉及一种基于FPGA的灰阶像素抖动实现装置。
技术介绍
在单色液晶屏应用的显示器产品中，单色液晶屏一般也具有像彩色液晶屏一样的子像素组合方式，如图1所示。在具有数字视频接口(DigitalVisualInterface，DVI)或RGB视频接口的液晶显示器中，通常都采用24-bitRGB像素封装格式，每个子像素颜色位深为8-bit。对于RGB色度空间，仅当R、G、B颜色分量相等时，才会合成表现为灰阶色。所以8-bit显示系统，无论是彩色或单色液晶显示屏，通常仅具有256级灰阶色调。然而在诊断医疗液晶显示器产品中，必须要求医疗显示器所呈现的显示亮度梯度遵从DICOMPART#14标准的GSDF曲线。当一个显示器的显示亮度范围在0～500cd/m2，根据DICOMPART#14的GSDF曲线标准，至少有705级人眼可识别的亮度等级(JND)可以参照遵从。假如JNDSTEP要求<＝|1|，则显示器至少需要具有705级显示灰阶等级。因此，通用液晶显示器的256级灰阶色调特性无法满足医疗显示器对于显示亮度等级数量以及GSDF曲线性能的要求，进而利用通用液晶显示器观察DCM医学光片图像时，很多病灶的细节就有可能呈现不出来。如果医生在这样的液晶显示器上做诊断，很有可能引起误诊或漏诊。目前，很多专业显示器制造商为了能提高液晶显示器的灰阶呈现能力，普遍采用10-bit单色液晶屏，其已成为业界医疗显示器的标配组件之一。采用10-bit液晶屏，可将灰阶显示亮度梯度提升至1024级，其较普通8-bit液晶屏的256级灰阶梯度而言，灰阶显示亮度梯度等级有了较大提升。以某液晶屏面板制造商的专用医疗单色液晶屏为例，其中心亮度最大可达800cd/m2，对比度为1000，10-bit编码的子像素驱动信号，因此至少可呈现1000多级的灰阶亮度梯度。如图2所示，根据液晶屏厂商提供的数据，1024级灰阶梯度等级仅占可显示亮度范围的高90％亮度范围。由于TFT-LCD液晶屏的固有特性，10％以下亮度范围的低亮度对灰阶呈现是没有贡献的，因此1024级灰阶亮度梯度还要打个折扣，约为920阶左右。根据DICOMPART#14的GSDF曲线定义，对于800cd/m3最大亮度，存在766级JND灰阶亮度梯度。因此医疗显示器如需达到JNDStep<＝|1|或更高精度JNDStep<＝|0.5|，则需要更多的灰阶亮度梯度。
技术实现思路
针对现有液晶显示器的灰阶色调特性无法满足医疗显示器对于显示亮度等级数量以及GSDF曲线性能的要求的缺陷，本专利技术提出一种基于FPGA的灰阶像素抖动实现装置，包括顶层逻辑封装单元、AXI4LiteInterconnect内部总线互联模块以及控制单元；所述顶层逻辑封装单元用于进行子像素空间抖动以及帧速控制；所述AXI4LiteInterconnect内部总线互联模块用于将具有不同时钟域、不同功能的所述顶层逻辑封装单元与所述控制单元互联。可选地，所述顶层逻辑封装单元包括：子像素空间抖动模块、帧速控制模块、AXI4Lite总线接口协议模块以及寄存器模块；所述子像素空间抖动模块用于实现子像素的有序组合排列方式；所述帧速控制模块用于通过控制视频帧的刷新速率重建灰阶梯度；所述AXI4Lite总线接口协议模块用于将AMBAAXI4Lite标准协议转化为内部寄存器读写接口协议；所述寄存器单元为由多位触发器构成的寄存器阵列单元，用于存储预设的实现子像素空间抖动方法、帧速控制方法功能控制参数。可选地，所述顶层逻辑封装单元还包括用于各模块间进行互联的接口。可选地，所述装置还包括支持AXI4Lite总线接口协议的外围模块/组件。可选地，所述帧速控制模块具体采用两帧视频帧速控制方法，以通过两帧视频帧的交替显示来重建灰阶梯度。可选地，所述控制单元为片上系统SOC。可选地，所述控制单元为处理器。可选地，所述控制单元还包括：C函数驱动库单元，用于将所有控制命令实现为C函数的驱动。另一方面，本专利技术还提供了一种采用上述任一种所述装置实现灰阶像素抖动的方法，包括：根据查找表技术进行显示驱动信号上的映射；为所述查找表配置相应的数据位宽；将所述灰阶像素抖动实现装置的输出端与相应的液晶屏相连。另一方面，本专利技术还提供了一种液晶显示装置，包括上述任一种基于FPGA的灰阶像素抖动实现装置。本专利技术的基于FPGA的灰阶像素抖动实现装置，包括顶层逻辑封装单元、AXI4LiteInterconnect内部总线互联模块以及控制单元；所述顶层逻辑封装单元用于进行子像素空间抖动以及帧速控制；所述AXI4LiteInterconnect内部总线互联模块用于将具有不同时钟域、不同功能的所述顶层逻辑封装单元与所述控制单元互联，本专利技术同时应用子像素空间抖动方法和帧速控制方法即可重建出6139级灰阶梯度等级，其IP实现形式所占用的可编程逻辑资源很少，可以将此控制器在不同的FPGA可编程逻辑平台上(包括CPLD)去实现，并通过标准的AXI协议互连接口扩展到丰富的片上SOC系统中，特别适合在液晶屏显示产品中推广使用。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中的彩色液晶屏、单色液晶屏像素组成及结构示意图；图2为现有技术中的10-bit液晶屏的灰阶梯度与亮度等级对应关系示意图；图3为现有技术中的对称型子像素结构、非对称型子像素结构示意图；图4为本专利技术一个实施例的子像素空间抖动技术重建灰阶色调梯度的实现原理示意图；图5为本专利技术一个实施例的帧速控制技术重建灰阶色调梯度的实现原理示意图；图6为本专利技术一个实施例的基于FPGA的灰阶像素抖动实现装置的结构示意图；图7为本专利技术一个实施例的融合子像素空间抖动技术、帧速控制技术重建灰阶色调梯度的原理示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供了一种低成本、可独立实现、可重复、可跨平台移植、可封装IP的在普通液晶屏上重建更多数量灰阶色调的技术方案。总的来说，本专利技术实施例基于可编程语言Verilog，在FPGA可编程逻辑资源平台上执行一个逻辑模块，该模块主要包括子像素空间抖动模块、帧速控制模块。如图3所示，单色液晶屏子像素的结构可以分类为：均匀对称型像素结构和非均匀对称型像素结构。对于非均匀对称型像素结构，由于每个子像素的开孔尺寸比例大小不同，所以每种子像素对整体像素的亮度贡献不同，进而可产生更多中子像素排列组合编码，即可通过重建有序的子像素排列组合产生出更多数量的像素灰阶梯度。而对于均匀对称型像素结构，由于每个子像素的开孔尺寸比例大小相同，所以每个子像素对整体像素的亮度贡献相同，即假设子像素亮本文档来自技高网...

【技术保护点】
一种基于FPGA的灰阶像素抖动实现装置，其特征在于，包括顶层逻辑封装单元、AXI4Lite Interconnect内部总线互联模块以及控制单元；所述顶层逻辑封装单元用于进行子像素空间抖动以及帧速控制；所述AXI4Lite Interconnect内部总线互联模块用于将具有不同时钟域、不同功能的所述顶层逻辑封装单元与所述控制单元互联。

【技术特征摘要】
1.一种基于FPGA的灰阶像素抖动实现装置，其特征在于，包括顶层逻辑封装单元、AXI4LiteInterconnect内部总线互联模块以及控制单元；所述顶层逻辑封装单元用于进行子像素空间抖动以及帧速控制；所述AXI4LiteInterconnect内部总线互联模块用于将具有不同时钟域、不同功能的所述顶层逻辑封装单元与所述控制单元互联。2.根据权利要求1所述的装置，其特征在于，所述顶层逻辑封装单元包括：子像素空间抖动模块、帧速控制模块、AXI4Lite总线接口协议模块以及寄存器模块；所述子像素空间抖动模块用于实现子像素的有序组合排列方式；所述帧速控制模块用于通过控制视频帧的刷新速率重建灰阶梯度；所述AXI4Lite总线接口协议模块用于将AMBAAXI4Lite标准协议转化为内部寄存器读写接口协议；所述寄存器单元为由多位触发器构成的寄存器阵列单元，用于存储预设的实现子像素空间抖动方法、帧速控制方法功能控制参数。3.根据权利要求1所述的装置，其特征在于，...

【专利技术属性】
技术研发人员：张斌，
申请(专利权)人：德为显示科技股份有限公司，
类型：发明
国别省市：北京;11