适用于金属丝键合的trench肖特基芯片制造技术

适用于金属丝键合的trench肖特基芯片。涉及肖特基芯片，尤其涉及适用于金属丝键合的肖特基芯片。提供了一种在芯片区域内增加平面键合区域，避免沟槽损伤的适用于金属丝键合的trench肖特基芯片。所述trench区域上还设有平面键合区，所述平面键合区为光滑平面，所述平面键合区上敷设表面金属。所述trench区域的边缘和平面键合区的边缘分别设有保护环。所述沟槽的内壁经过氧化处理，形成二氧化硅层。本实用新型专利技术便于用户使用，也便于生产者区分键合线路走向，使芯片连接更加直观，便于查找故障点。

【技术实现步骤摘要】

本技术涉及肖特基芯片，尤其涉及适用于金属丝键合的肖特基芯片。
技术介绍
当前，传统平面势垒工艺的肖特基存在反向漏电流与正向导通电压互相限制的问题，选择不同的势垒金属，会导致两种限制情况，一是存在较高的反向漏电流和较低的正向导通电压，这种情况会产生负载过程的反向功耗，二是较低的反向漏电和较高的正向导通电压，较高的正向导通电压，会产生负载过程的正向功耗。而较高的反向功耗与较高的正向功耗都会降低转换效率，或者导致器件在负载过程较高的结温时出现失效。为了获得良好的折中，出现了沟槽（trench）结构的肖特基芯片技术，就是通过在芯片的正极表面通过蚀刻加工出沟槽，在沟槽内填充多晶硅，以增加芯片的接触面积降低正向导通电压，通过选择能级较高的势垒金属获得较低的反向漏电流，但是通过蚀刻加工出来的沟槽，在封装过程的金属丝键合工序，容易出现沟槽损伤后的失效。国家知识产权局2015-12-16公开了一项专利技术专利申请（申请号：201510546725.5，名称：肖特基二极管工艺方法），具体公开了一种肖特基二极管工艺方法。包含：第1步硅衬底上使用硬掩膜进行沟槽刻蚀；第2步，对硬掩膜进行回刻；第3步，沟槽侧壁氧化层淀积；第4步，氧化层回刻，沟槽底部注入形成P阱并退火；第5步，沟槽内Ti/TiN淀积、钨淀积，以及回刻；第6步，层间介质淀积；第7步，接触金属的淀积、光刻及回刻；第8步，Ti/TiN溅射、铝/铜溅射，再进行光刻及刻蚀。本技术增加硬掩膜的湿法刻蚀，沟槽内金属钨在硅衬底表面水平突出，在接触金属刻蚀时对沟槽内氧化层起保护作用，防止沟槽内氧化层过刻蚀。但是，由于直接在沟槽表面进行金属丝键合及封装，在进行金属丝键合及封装时容易出现沟槽损伤，导致芯片失效。
技术实现思路
本技术针对以上问题，提供了一种在芯片区域内增加平面键合区域，避免沟槽损伤的适用于金属丝键合的trench肖特基芯片。本技术的技术方案是：适用于金属丝键合的trench肖特基芯片，包括trench区域，所述trench区域的四周设有氧化层，所述trench区域均布沟槽，所述沟槽内填充有多晶硅材料，所述trench区域的表面敷设表面金属；所述trench区域上还设有平面键合区，所述平面键合区为光滑平面，所述平面键合区上敷设表面金属。所述trench区域的边缘和平面键合区的边缘分别设有保护环。所述沟槽的内壁经过氧化处理，形成二氧化硅层。所述trench区域与所述平面键合区通过表面金属连接。所述平面键合区设于trench区域的中心。所述平面键合区设于trench区域的边缘。所述平面键合区为设于trench区域的中心的相互对称的两个区域。所述平面键合区为设于trench区域的边缘的相互对称的两个区域。本技术中适用于金属丝键合的trench肖特基芯片，trench区域的四周设有氧化层，避免加工过程中芯片损坏。沟槽内填充有多晶硅材料，用于增加芯片的接触面积降低正向导通电压，通过选择能级较高的势垒金属获得较低的反向漏电流，提高芯片性能。trench区域的表面敷设表面金属。利用表面金属良好的导电性能与平面键合区导通，同时降低芯片内阻，从而降低芯片功耗。利用平面键合区与外部其他器件进行焊接，避免现有技术在焊接封装时损伤沟槽，导致芯片失效。平面键合区设于trench区域的中心，减少表面金属的用量，降低芯片功耗，同时增大了键合的接触面积，使芯片能承受更高的工作电压和电流。将平面键合区设于trench区域的边缘，减少表面金属的用量，降低芯片功耗，同时增大了键合的接触面积，使芯片能承受更高的工作电压和电流。将平面键合区分为两块，以中心线为轴对称设设于trench区域的中心，使得同一极性能够键合多个器件，便于用户使用，同时也便于生产者区分键合线路走向，使芯片连接更加直观，便于查找故障点。将平面键合区分为两块，以中心线为轴对称设设于trench区域的边缘，减少表面金属用量，降低生产成本，减少芯片内阻，降低芯片功耗。同时，使得同一极性能够键合多个器件，便于用户使用，也便于生产者区分键合线路走向，使芯片连接更加直观，便于查找故障点。附图说明图1是本技术的结构示意图，图2是图1中A处放大结构示意图，图3是本技术实施例一结构示意图，图4是本技术实施例二结构示意图，图5是本技术实施例三结构示意图，图6是本技术实施例四结构示意图；图中1是氧化层，2是保护环，3是trench区域，31是沟槽，311是二氧化硅层，4是表面金属，5是平面键合区。具体实施方式本技术如图1-2所示，包括trench区域，所述trench区域的四周设有氧化层，避免加工过程中芯片损坏。所述trench区域3均布沟槽31，所述沟槽31内填充有多晶硅材料，用于增加芯片的接触面积降低正向导通电压，通过选择能级较高的势垒金属获得较低的反向漏电流，提高芯片性能。所述trench区域的表面敷设表面金属。利用表面金属良好的导电性能与平面键合区导通。所述trench区域3上还设有平面键合区5，所述平面键合区5为光滑平面，平面键合区域5可以设置成与trench区域3处于同一平面上，平面键合区域5可以也可以设置为微高trench区域3，所述平面键合区5上敷设表面金属4。表面金属4具有良好的导电性能，降低芯片内阻，从而降低芯片功耗。利用平面键合区5与外部其他器件进行焊接，避免现有技术在焊接封装时损伤沟槽，导致芯片失效。所述trench区域的边缘和平面键合区的边缘分别设有保护环，使得trench区域与平面平面键合区相互绝缘，避免不必要的连接，降低短路击穿的风险。所述沟槽的内壁经过氧化处理后在形成有二氧化硅层，对沟槽进行保护，避免后续加工中损坏沟槽。实施例一如图3所示，所述trench区域的四周设有氧化层，避免加工过程中芯片损坏。所述trench区域3均布沟槽31，所述沟槽31内填充有多晶硅材料，用于增加芯片的接触面积降低正向导通电压，通过选择能级较高的势垒金属获得较低的反向漏电流。所述trench区域的表面敷设表面金属。利用表面金属良好的导电性能与平面键合区导通。所述trench区域3上还设有平面键合区5，所述平面键合区5为光滑平面，所述平面键合区5上敷设表面金属4。表面金属4具有良好的导电性能，降低芯片内阻，从而降低芯片功耗。利用平面键合区5与外部其他器件进行焊接，避免现有技术在焊接封装时损伤沟槽，导致芯片失效。所述trench区域的边缘和平面键合区的边缘分别设有保护环，使得trench区域与平面平面键合区相互绝缘，避免不必要的连接，降低短路击穿的风险。所述沟槽的内壁经过氧化处理后在形成有二氧化硅层，对沟槽进行保护，避免后续加工中损坏沟槽。可以根据客户需求将平面键合区设于trench区域的中心，减少表面金属的用量，降低芯片功耗，同时增大了键合的接触面积，使芯片能承受更高的工作电压和电流。实施例二如图4所示，所述trench区域的四周设有氧化层，避免加工过程中芯片损坏。所述trench区域3均布沟槽31，所述沟槽31内填充有多晶硅材料，用于增加芯片的接触面积降低正向导通电压，通过选择能级较高的势垒金属获得较低的反向漏电流。所述trench区域的表面敷设表面金属。利用表面金属良好的导电性能与平面键合本文档来自技高网...

【技术保护点】
适用于金属丝键合的trench肖特基芯片，其特征在于，包括trench区域，所述trench区域的四周设有氧化层，所述trench区域均布沟槽，所述沟槽内填充有多晶硅材料，所述trench区域的表面敷设表面金属；所述trench区域上还设有平面键合区，所述平面键合区为光滑平面，所述平面键合区上敷设表面金属。

【技术特征摘要】
1.适用于金属丝键合的trench肖特基芯片，其特征在于，包括trench区域，所述trench区域的四周设有氧化层，所述trench区域均布沟槽，所述沟槽内填充有多晶硅材料，所述trench区域的表面敷设表面金属；所述trench区域上还设有平面键合区，所述平面键合区为光滑平面，所述平面键合区上敷设表面金属。2.根据权利要求1所述的适用于金属丝键合的trench肖特基芯片，其特征在于，所述trench区域的边缘和平面键合区的边缘分别设有保护环。3.根据权利要求1或2所述的适用于金属丝键合的trench肖特基芯片，其特征在于，所述沟槽的内壁经过氧化处理，形成二氧化硅层。4.根据权利要求3所述的适用于金属丝键合...

【专利技术属性】
技术研发人员：王永彬，王毅，
申请(专利权)人：扬州扬杰电子科技股份有限公司，
类型：新型
国别省市：江苏;32