内建于芯片内的测量抖动的装置与方法制造方法及图纸

内建于芯片内的测量抖动的装置与方法。本发明专利技术提供一种测量抖动的装置，该装置包含第一延迟电路、第二延迟电路与控制电路。第一延迟电路用以对输入信号进行初步相位延迟，以产生延迟后的输入信号。第二延迟电路搭配与第一延迟电路使用以微调延迟后的输入信号的相位延迟。控制电路用以控制并调整第一、第二延迟电路的延迟量、根据第一延迟电路的延迟单元的单位延迟量与第二延迟电路的延迟单元的单位延迟量来微调延迟后的输入信号的延迟量、以及根据第一延迟电路的调整结果与第二延迟电路的调整结果，估计或计算出输入信号的抖动量。

Apparatus and method for measuring jitter in chip

Apparatus and method for measuring jitter in chip. The invention provides a device for measuring jitter, which comprises a first delay circuit, a second delay circuit and a control circuit. A first delay circuit is used to perform a preliminary phase delay of the input signal to generate a delayed input signal. The second delay circuit is matched with the first delay circuit to fine tune the delayed phase delay of the input signal. In order to control and adjust the first and second delay circuit delay, according to the first delay unit circuit unit delay, delay and second delay circuit unit unit delay to the input signal after the fine delay and adjust the results according to the adjustment results of the first delay circuit and delay circuit second. The circuit control estimate or calculate jitter of the input signal.

【技术实现步骤摘要】

本专利技术涉及一种测量抖动的机制，尤其涉及一种测量抖动区间(jitter window)的装置与相关的方法。
技术介绍
一般而言，目前测量时钟信号的抖动量的机制分别有芯片外测量机制(off-chip)与芯片内测量机制(on-chip)，已知的芯片外测量机制利用外接设备通过一连串的导线测量电路封装内部芯片的时钟信号的抖动，其缺点在于由于导线受到电阻电感电容效应的影响，所测量出的抖动区间与实际上的抖动区间有所出入，因此，部分装置中发展出芯片内测量机制，在电路封装内部额外设置一抖动测量电路，利用该抖动测量电路来测量出内部芯片的时钟信号的抖动，之后通过数字编码方式将结果通过导线输出至外部设备，其好处在于不会受到电阻电感电容效应的影响。然而，目前现有的芯片内测量机制仅利用了延迟单元对原时钟信号直接进行相位延迟来检测出该时钟信号的抖动，这样的机制下，测量结果的解析度受制于该延迟单元本身的单位延迟量，而无法有效提高，因此，目前现有的芯片内测量机制仍无法更精确地检测出该时钟信号的抖动区间。
技术实现思路
因此，本专利技术的目的之一在于提供一种测量信号抖动的装置与方法，以达到更精确地检测出该时钟信号的抖动区间的目的。根据本专利技术一实施例，其公开了一种测量抖动的装置。测量抖动的装置包含有一第一延迟电路、一第二延迟电路、一控制电路。第一延迟电路初步调整一输入信号的相位延迟，以产生一延迟后的输入信号；第二延迟电路耦接至第一延迟电路，并用以与搭配第一延迟电路使用以微调延迟后的输入信号的相位延迟；控制电路耦接至第一延迟电路与第二延迟电路，并用以控制并调整第一、第二延迟电路的延迟量、用以根据第一延迟电路的一延迟单元
的单位延迟量与第二延迟电路的一延迟单元的单位延迟量来细部调整延迟后的输入信号的延迟量、以及根据第一延迟电路的调整结果与第二延迟电路的调整结果，估计或计算出输入信号的抖动量。根据本专利技术一实施例，其公开了一种测量抖动的方法。该方法包含有：使用一第一延迟电路来初步调整一输入信号的相位延迟，以产生一延迟后的输入信号；使用一第二延迟电路与该第一延迟电路搭配以微调该延迟后的输入信号的相位延迟；控制并调整该第一、第二延迟电路的延迟量、根据该第一延迟电路的一延迟单元的单位延迟量与该第二延迟电路的一延迟单元的单位延迟量来细部调整该延迟后的输入信号的延迟量；以及根据该第一延迟电路的调整结果与该第二延迟电路的调整结果，估计或计算出该输入信号的抖动量。根据本专利技术的实施例，测量抖动量的装置可通过先粗略调整输入时钟信号的相位，对输入时钟信号造成粗略的相位延迟，之后利用具有不同单位延迟量的两不同类型的延迟单元、逐步同时关闭一个先前已开启的延迟单元与开启另一个先前关闭的延迟单元，使得能够利用两不同类型延迟单元的单位延迟量的差量来微调先前已粗略调整后的输入时钟信号的相位，以更精准地逼近原输入时钟信号的抖动量区间。附图说明图1为本专利技术第一实施例的测量输入时钟信号CLK1的抖动量的装置的示意图。图2A与图2B为图1所示的装置对输入信号CLK1进行相位延迟调整以估计出抖动量区间的操作示意图。图3为本专利技术第二实施例的测量输入时钟信号CLK1的抖动量的装置的示意图。图4为本专利技术的实施例的操作流程示意图。图5A与图5B为本专利技术的实施例的装置操作于校准模式中利用参考时钟信号来检测出各延迟单元的单元延迟量的操作示意图。【符号说明】100、300 装置105、305 第一延迟电路110、310 第二延迟电路115、315 控制电路1051、3051 粗调延迟线1052、3052 固定延迟线1101、3101 第一延迟线1102、3102 第二延迟线1152、3152 多工器1153、3153 门闸电路1154、3154 感测控制电路1155、1156、3155、3156 锁存器具体实施方式请参照图1，图1是本专利技术第一实施例的测量输入时钟信号CLK1(信号CLK1为一待测信号)的抖动量的装置100的示意图。装置100包含第一延迟电路105、第二延迟电路110与控制电路115，第一延迟电路105对输入信号CLK1进行初步的相位延迟，以产生一延迟后的输入信号CLKd，第二延迟电路110耦接至第一延迟电路105并与第一延迟电路105搭配使用以对延迟后的输入信号CLKd进行细部的相位延迟调整(微调相位延迟量)，控制电路115耦接至第一延迟电路105与第二延迟电路110，以控制并调整第一延迟电路105的延迟量与第二延迟电路110的延迟量，根据第一延迟电路105的一延迟单元的单位延迟量与第二延迟电路110的一延迟单元的单位延迟量来逐步细部调整该延迟后的输入信号CLKd的延迟量，以及根据第一延迟电路105的调整结果与第二延迟电路110的调整结果，估计或计算出输入信号CLK1的抖动量的实际区间(jitter window)。需注意的是，装置100通过多层级式(hierarchical)的调整机制来对输入信号CLK1进行相位延迟调整以估计出抖动量，首先，装置100通过粗调的方式先初步调整输入信号CLK1的相位，之后在后续的调整阶段中，再通过两不同延迟单元的延迟差量来逐步细部调整输入信号CLK1的相位，换句话说，先后利用不同步长(step-size)来调整输入信号CLK1的相位，使得能够得到更精确的估计结果。实作上，第一延迟电路105包含一粗调延迟线1051与一固定延迟线1052，粗调延迟线1051具有多个串接的粗调延迟单元(coarse delay element)，固定
延迟线1052具有多个串接的固定延迟单元(constant delay element)，每一个粗调延迟单元具有一粗调单位延迟量，以逐级对输入信号CLK1进行粗略单位量的相位延迟，以及每一个固定延迟单元具有一固定单位延迟量，以逐级对输入信号CLK1进行固定单元量的相位延迟。其中该粗调单位延迟量不同于该固定单位延迟量，在本实施例中，设计为该粗调单位延迟量较大于该固定单位延迟量。此外，第二延迟电路110包含第一延迟线1101与第二延迟线1102，第一延迟线1101具有多个串接的第一延迟单元，每一个第一延迟单元具有一第一单位延迟量，以及第二延迟线1102具有多个串接的第二延迟单元，每一个第二延迟单元具有一第二单位延迟量。此外，控制电路115包含有一多工器1152、一门闸电路(gating circuit)1153、一感测控制电路1154以及D型锁存器1155、1156。多工器1152接收一模式选择信号SEL以选择输入时钟信号CLK1或一参考时钟信号CLKref作为输出信号Cmux，模式选择信号SEL可以是由装置100的外部所产生或是由感测控制电路1154所控制，本实施例中，装置100可操作本文档来自技高网...

【技术保护点】
一种测量抖动的装置，其包含有：第一延迟电路，用以初步调整输入信号的相位延迟，以产生延迟后的输入信号；第二延迟电路，耦接至该第一延迟电路，以搭配该第一延迟电路使用以微调该延迟后的输入信号的相位延迟；以及控制电路，耦接至该第一延迟电路与该第二延迟电路，以控制并调整该第一、第二延迟电路的延迟量、以根据该第一延迟电路的延迟单元的单位延迟量与该第二延迟电路的延迟单元的单位延迟量来细部调整该延迟后的输入信号的延迟量、以及根据该第一延迟电路的调整结果与该第二延迟电路的调整结果，估计或计算出该输入信号的抖动量。

【技术特征摘要】
2015.06.11 TW 1041188531.一种测量抖动的装置，其包含有：第一延迟电路，用以初步调整输入信号的相位延迟，以产生延迟后的输入信号；第二延迟电路，耦接至该第一延迟电路，以搭配该第一延迟电路使用以微调该延迟后的输入信号的相位延迟；以及控制电路，耦接至该第一延迟电路与该第二延迟电路，以控制并调整该第一、第二延迟电路的延迟量、以根据该第一延迟电路的延迟单元的单位延迟量与该第二延迟电路的延迟单元的单位延迟量来细部调整该延迟后的输入信号的延迟量、以及根据该第一延迟电路的调整结果与该第二延迟电路的调整结果，估计或计算出该输入信号的抖动量。2.如权利要求1所述的装置，其中该第一延迟电路包含有：多个串接的固定延迟单元，每一固定延迟单元具有一固定单位延迟量，用以逐级调整该输入信号的相位延迟。3.如权利要求2所述的装置，其中该第二延迟电路包含有：多个串接的第一延迟单元，每一第一延迟单元具有一第一单位延迟量；以及多个串接的第二延迟单元，每一第二延迟单元具有一第二单位延迟量；其中该控制电路根据该固定单位延迟量与该第一单位延迟量的一延迟差量以及该固定单位延迟量与该第二单位延迟量的一延迟差量，微调该延迟后的输入信号的相位延迟。4.如权利要求3所述的装置，其中该控制电路控制这些固定延迟单元所开启的个数与这些第一延迟单元所开启的个数，微调该延迟后的输入信号的相位延迟，向右逼近该输入信号的转态点；该控制电路控制这些固定延迟单元所开启的个数与这些第二延迟单元所开启的个数，微调该延迟后的输入信号的相位延迟，向左逼近该输入信号的转态点；以及，该控制电路根据这些固定延迟单元所开启的个数、这些第一延迟单元所开启的个数与这些第二延迟单元所开启的个数在多个周期的改变量，估计出该输入信号的抖动量。5.如权利要求4所述的装置，其中，该第一单位延迟量小于该固定单位延迟量，当该延迟后的输入信号的相位落后于该输入信号时，该控制电路逐
\t步同时关闭固定延迟单元与开启第一延迟单元，微调该延迟后的输入信号的相位，使延迟后的输入信号的相位领先于该输入信号，向右逼近该输入信号的转态点；以及，该第二单位延迟量大于该固定单位延迟量，当该延迟后的输入信号的相位领先于该输入信号时，该控制电路逐步同时关闭固定延迟单元与开启第二延迟单元，微调该延迟后的输入信号的相位，使延迟后的输入信号的相位落后于该输入信号，向左逼近该输入信号的转态点。6.如权利要求5所述的装置，其中当第一次使该延迟后的输入信号的相位由落后变成领先于该输入信号时，该控制电路得到控制这些固定延迟单元与这些第一延迟单元的第一微调值，并且在该输入信号的N个周期内，如果该延迟后的输入信号的相位落后于该输入信号时，该控制电路调整该第一微调值，使该延迟后的输入信号的相位由落后变成领先于该输入信号；当第一次使该延迟后的输入信号的相位由领先变成落后于该输入信号时，该控制电路得到控制这些固定延迟单元与这些第二延迟单元的第二微调值，并且在该输入信号的N个周期内，如果该延迟后的输入信号的相位领先于该输入信号时，该控制电路调整该第二微调值，使该延迟后的输入信号的相位由领先变成落后于该输入信号；以及，该控制电路根据该第一微调值的改变量的最大值及该固定单位延迟量与该第一单位延迟量的该延迟差量，计算得到第一抖动量，根据该第二微调值的改变量的最大值及该固定单位延迟量与该第二单位延迟量的该延迟差量，计算得到第二抖动量，以及根据该第一、第二抖动量来算出该输入信号的抖动区间。7.如权利要求3所述的装置，其中当在校准模式时，该装置分别接收不同周期的三个参考时钟信号，通过解相位延迟量的三个联立方程式来估计出该固定单位延迟量、该第一单位延迟量以及该第二单位延迟量。8.如权利要求1所述的装置，其中该第一延迟电路包含有：多个串接的粗调延迟单元（coarse delay element)，每一粗调延迟单元具有一粗调单位延迟量，用以逐级粗略延迟该输入信号的相位；以及多个串接的固定延迟单元（constant delay element)，每一固定延迟单元具有一固定单位延迟量，用以逐级对该输入信号进行固定单位量的相位延迟。9.如权利要求8所述的装置，其中该第二延迟电路包含有：多个串接的第一延迟单元，每一第一延迟单元具有一第一单位延迟量；以及多个串接的第二延迟单元，每一第二延迟单元具有一第二单位延迟量；其中该控制电路先控制这些串接的粗调延迟单元与这些固定延迟单元对该输入信号进行粗略的相位延迟与固定单位量的相位延迟，之后再根据该固定单位延迟量与该第一单位延迟量的一延迟差量以及该固定单位延迟量与该第二单位延迟量的一延迟差量，再对该输入信号进行相位延迟的微调整。10.如权利要求9所述的装置，其中，该第一单位延迟量小于该固定单位延迟量，当该延迟后的输入信号的相位落后于该输入信号时，该控制电路逐步同时关闭固定延迟单元与开启第一延迟单元，微调该延迟后的输入信号的相位，使延迟后的输入信号的相位领先于该输入信号，向右逼近该输入信号的转态点；以及，该第二单位延迟量大于该固定单位延迟量，当该延迟后的输入信号的相位领先于该输入信号时，该控制电路逐步同时关闭固定延迟单元与开启第二延迟单元，微调该延迟后的输入信号的相位，使延迟后的输入信号的相位落后于该输入信号，向左逼近该输入信号的转态点。11.如权利要求9所述的装置，其中当在校准模式时，该装置分别接收不同周期的四个参考时钟信号，通过解相位延迟量的四个联立方程式来估计出该粗调单位延迟量、该固定单位延迟量、该第一单位延迟量以及该第二单位延迟量。12.如权利要求1所述的装置，其中该控制电路通过检查该第一延迟电路中所开启的延迟单元的个数，判...

【专利技术属性】
技术研发人员：周培源，王进贤，张永嘉，
申请(专利权)人：智原科技股份有限公司，
类型：发明
国别省市：中国台湾;71