一种抗时钟抖动能力强的零次群接口解码方法及其电路技术

本发明专利技术涉及数据接口的解码方法及其电路设计。本发明专利技术提出用数据编码中的时间间隔２与３之间的信号边沿特征进行对数据０和１的判决；根据时间间隔１和上一码组时间间隔４之间的信号边沿特性对当前码组极性进行判决的方法并设计出实现电路，即由数据识别电路、单稳电路、数据再生电路组成的数据解码电路和由正、负极性指示电路、破坏点定位电路组成的破坏点提取电路。具有抗时钟抖动能力强，可靠性高，便于集成，电路简单等特点。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种抗时钟抖动能力强的零次群接口的解码方法，包括以下步骤：（１）将Ｇ７０３接口信号ＧＳＡ经过判决产生正极性信号ＤＳＩ和负极性信号ＤＳＪ；（２）将所说的ＤＳＩ和ＤＳＪ两个信号相加得到双电平信号ＤＢＩ；（３）从所说的双电平信号中提取 ６４ＫＨ６４ＫＨ↓［ｚ］位定时信号ＣＯ，ＣＯＡ作为解码所需的同步时钟信号；（４）对所说的双电平信号ＤＢＩ中的数据０和１的编码信号进行判决，由判决结果生成标准码元宽度的数据信号；（５）对所说的正、负极性信号ＤＳＩ、ＤＳＪ的当前码组极性 的判决并根据前后两个码组的极性关系提取破坏点，从而得到８ＫＨ↓［ｚ］字节定时信号；其特征在于，所说的第（４）步骤包括：根据所说的ＤＢＩ数据编码中的时间间隔２和时间间隔３之间的信号边沿特性进行判决，用时钟信号ＣＯＡ屏蔽掉时间间隔４和下一码 组时间间隔１之间的边沿特性，得到判决结果ＤＧＰ脉冲信号；展宽ＤＧＰ脉冲至一个６４Ｋｂｉｔ／Ｂ码元宽度，得到ＤＳＰ信号；用时钟信号ＣＯ对ＤＳＰ采样得到标准码元宽度的６４Ｋｂｉｔ／ｓ数据信号；所说的第（５）步骤包括：用时钟信号ＣＯＡ屏蔽当前 码组时间间隔２，３之间的信号边沿，根据时间间隔１和上一码组时间间隔４之间的信号边沿特性对当前码组极性进行判决即正极性ＤＳＩ为当前码时ＣＳＩ＝１，ＣＳＪ＝０；负极极性ＤＳＪ为当前码时ＣＳＩ＝０，ＣＳＪ＝１；两个连续的ＣＳＩ脉冲之间不出现ＣＳＪ脉冲或两个连续的ＣＳＪ脉冲之间不出现ＣＳＪ脉冲时在两个连续脉冲的后一个脉冲位置作为破坏点位置。...

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：章谦，
申请(专利权)人：章谦，
类型：发明
国别省市：11[中国|北京]