用于在失效操作之后检测高速缓冲存储器中的有效指示符中的位翻转的高速缓冲存储器错误检测电路，以及相关方法和基于处理器的系统技术方案

本文所揭示的方面包含高速缓冲存储器错误检测电路，用于在失效操作之后检测高速缓冲存储器中的有效指示符(例如有效位)中的位翻转。还揭示相关方法和基于处理器的系统。如果高速缓存命中是因失效操作之后对高速缓存条目的存取而产生，那么所述高速缓存条目的有效指示符中已发生位翻转。这是因为在所述高速缓存条目的所述失效操作之后，所述有效指示符应指示无效状态，而非有效状态。因此，高速缓冲存储器错误检测电路经配置以确定是否对所述高速缓存条目执行失效操作。因此，所述高速缓冲存储器错误检测电路可致使产生所存取高速缓存条目的高速缓冲存储器未中或错误，即使用于所述高速缓存条目的有效指示符因所述位翻转而指示有效状态也是如此。

【技术实现步骤摘要】
【国外来华专利技术】优先权要求本申请案主张2014年4月18日申请且标题为“用于在失效操作之后检测高速缓冲存储器中的有效指示符中的位翻转的高速缓冲存储器错误检测电路，以及相关方法和基于处理器的系统”的第14/256,360号美国专利申请案的优先权，其以全文引用的方式并入本文中。
本专利技术的领域涉及检测基于处理器的系统中的高速缓冲存储器中的位翻转。
技术介绍
存储器单元是计算机数据存储装置的基本构建块，也被称为“存储器”。计算机系统可从存储器读取数据或将数据写入到存储器。作为实例，存储器可用以提供中央处理单元(CPU)系统中的高速缓冲存储器。高速缓冲存储器是将存储存储在主存储器中频繁存取的存储地址处的数据的复本的较小、较快的存储器，或用以减少存储器存取等待时间的较高层级高速缓冲存储器。因此，高速缓冲存储器是可由CPU用来减少存储器存取时间的存储器。高速缓冲存储器包括标记阵列和数据阵列。标记阵列含有也被称作“标记”的地址。所述标记提供数据阵列中的数据存储位置的索引。标记阵列中的标记和存储在数据阵列中的标记的索引处的数据也被称作“高速缓存行”或“高速缓存条目”。如果作为存储器存取请求的一部分提供到高速缓冲存储器的存储器地址或其部分与标记阵列中的标记匹配，那么这被称为“高速缓存命中”。高速缓存命中意味着数据阵列中的在匹配标记的索引处所含有的数据含有对应于主存储器和/或较高层级高速缓冲存储器中的所请求存储器地址的数据。数据阵列中的在匹配标记的索引处所含有的数据可用于存储器存取请求，而不必须存取具有较大存储器存取延时的主存储器或较高层级高速缓冲存储器。然而，如果所述存储器存取请求的存储地址或其部分并不与标记阵列中的标记匹配，或如果高速缓存条目以其它方式无效，那么这被称为“高速缓冲存储器未中”。在高速缓存未中的情况下，数据阵列被认为不含有可满足存储器存取请求的数据。对于高速缓存命中，不仅存储器存取请求的存储器地址必须与标记阵列中的标记匹配，而且对应于所述所匹配的标记的高速缓存条目必须也是有效的。就此而言，为高速缓冲存储器中的每一高速缓存条目提供有效指示符(例如有效位)，以指示高速缓存条目的有效性。因此，所述有效指示符也在高速缓冲存储器存取中作为高速缓冲存储器错误逻辑的一部分来查询。当存储在高速缓存条目的数据阵列中的数据不再有效时，可将所述有效指示符设定成无效状态。所述有效指示符还提供用于删除高速缓存条目的方便方法。为了删除高速缓存条目，可简单地将对应于待删除的高速缓存条目的有效指示符设定成无效状态(例如逻辑零‘0’值，其中逻辑一‘1’值指示有效状态)，相对于为所述高速缓存条目覆写存储在数据阵列中的数据。因此，如果随后在用有效数据填充之前存取删除的高速缓存条目，那么所存取的高速缓存条目的有效指示符将表示高速缓存条目的无效状态。在此实例中，有效指示符将致使所述高速缓冲存储器针对高速缓存条目存取产生高速缓冲存储器未中。然而，如果有效指示符中出现无意位翻转，从而致使有效指示符不恰当地指示无效高速缓存条目的有效状态，例如从辐射或电涌，那么当存取此无效高速缓存条目时，高速缓冲存储器将产生错误的高速缓存命中，相对于真实高速缓冲存储器未中。因此，可因有效的指示符位翻转而针对所述存储器存取请求从高速缓冲存储器提供无效数据。因此，高速缓冲存储器设计中希望考虑有效指示符中的位翻转的可能性。解决高速缓冲存储器中的有效指示符中的位翻转的一种方法是防止位翻转发生。举例来说，所述有效指示符可为抗辐射的，以使所述有效指示符较不容易发生翻转。然而，抗辐射可以减小高速缓冲存储器的性能的方式增加成本或电路复杂性。防止高速缓冲存储器中的有效指示符中发生位翻转的一种替代方法是检测有效指示符中的位翻转。一种检测有效指示符中的位翻转的方法是复制高速缓冲存储器中的每一高速缓存条目中的有效指示符。高速缓冲存储器被设计成仅在所存取的高速缓存条目的两个有效指示符均有效的情况下产生高速缓存命中。因此，如果所述有效指示符中的一者中发生位翻转，那么复制有效指示符将不匹配。然而，复制高速缓冲存储器中的高速缓存条目中的有效指示符需要高速缓冲存储器中的额外电路。由于为确定所存取的高速缓存条目的有效指示符是否匹配所需的额外逻辑提供复制的有效指示符，因此高速缓冲存储器的存取等待时间和高速缓冲存储器存取所消耗的能量也可增加。并且，如果给定高速缓存条目的所复制的有效指示符中发生相同的位翻转，那么有效指示符仍将匹配且可能产生错误的高速缓存命中。检测高速缓冲存储器中的有效指示符中的位翻转的另一方法是在奇偶校验运算和奇偶校验中包含有效指示符。奇偶校验逻辑可提供于高速缓冲存储器中，以产生高速缓存条目或其部分的奇偶校验(例如奇偶校验位或字)，其包含高速缓存条目的填充物上的高速缓存条目的有效指示符。当在高速缓冲存储器中存取高速缓存条目时，检查奇偶校验。如果已发生无意的位翻转，那么所产生的奇偶校验将不与高速缓存条目的奇偶校验或其部分匹配，且因此高速缓冲存储器未中将由高速缓冲存储器产生。因此，如果高速缓存条目的有效指示符包含于奇偶校验的产生中，那么有效指示符中的位翻转将导致奇偶校验失配，其将用以产生高速缓冲存储器未中或用信号通知错误。然而，提供有效指示符作为奇偶校验指示符的一部分可能是不利的。如果有效指示符包含于高速缓存条目的奇偶校验中，那么当高速缓冲存储器中的高速缓存条目改变时，必须重新产生奇偶校验。因此，如果高速缓存条目被删除，那么有效指示符就无法简单地设定成无效状态。还必须产生新的奇偶校验指示符，且存储在高速缓存条目中，从而增加高速缓存条目删除操作的等待时间和能量。如果高速缓冲存储器支持“闪存失效”或“选择性失效”操作，其允许通过简单地使有效指示符失效，来使高速缓冲存储器中的多个高速缓存条目同时且快速地失效。如果高速缓冲存储器的有效指示符包含于高速缓存条目的奇偶校验中，对于每一高速缓冲存储器闪存失效或选择性失效操作，还必须重新产生每一失效的高速缓存条目的奇偶校验。
技术实现思路
本文所揭示的方面包含高速缓冲存储器错误检测电路，用于在失效操作之后检测高速缓冲存储器中的有效指示符(例如有效位)中的位翻转。还揭示相关方法和基于处理器的系统。如果高速缓存命中因失效操作之后对高速缓存条目(例如标签)的存取而产生，但在再建立高速缓存条目之前，与高速缓存条目相关联的有效指示符中已发生位翻转。这是因为有效指示符应指示无效状态(对于高速缓冲存储器未中)，如相对于失效操作之后和高速缓存条目的重新建立之前的有效状态(对于高速缓存命中)。因此，在本文所揭示的方面中，当有效指示符指示高速缓冲存储器中的所存取高速缓存条目的有效状态时，高速缓冲存储器错误检测电路经配置以确定在重新建立高速缓存条目之前，是否对所述高速缓存条目执行失效操作。如果对高速缓存条目执行失效操作，那么有效指示符中已发生位翻转，因为有效指示符应指示无效状态，致使将产生高速缓冲存储器未中。所述有效指示符应指示无效状态，因为在失效操作之后，所述有效指示符设定成无效状态。所述高速缓冲存储器错误检测电路可致使产生高速缓冲存储器未中，或针对所存取的高速缓存条目将指示错误，因此，即使高速缓存条目的有效指示符归因于位翻转而指示有效状态。因此，在本文所揭示的方面中，为了使高速缓冲存本文档来自技高网...

【技术保护点】
一种用于检测高速缓冲存储器中的有效指示符中的位翻转的高速缓冲存储器错误检测电路，其包括：至少一个失效间隔指示符，其经配置以基于高速缓冲存储器中所执行的失效操作来推进失效间隔状态；冗余信息指示符产生电路，其经配置以响应于所述高速缓冲存储器中的至少一个高速缓存条目的建立，基于所述失效间隔状态而产生用于所述至少一个高速缓存条目中的每一者的冗余信息指示符；以及至少一个冗余信息指示符验证电路，其经配置以响应于用于所述高速缓冲存储器中的所存取的高速缓存条目的有效指示符指示有效状态：接收用于所述高速缓冲存储器中的所述所存取的高速缓存条目的所述冗余信息指示符；从所述至少一个失效间隔指示符接收所述失效间隔状态；基于所述失效间隔状态产生当前冗余信息指示符；以及将用于所述所存取的高速缓存条目的所述冗余信息指示符与所述当前冗余信息指示符进行比较。

【技术特征摘要】
【国外来华专利技术】2014.04.18 US 14/256,3601.一种用于检测高速缓冲存储器中的有效指示符中的位翻转的高速缓冲存储器错误检测电路，其包括：至少一个失效间隔指示符，其经配置以基于高速缓冲存储器中所执行的失效操作来推进失效间隔状态；冗余信息指示符产生电路，其经配置以响应于所述高速缓冲存储器中的至少一个高速缓存条目的建立，基于所述失效间隔状态而产生用于所述至少一个高速缓存条目中的每一者的冗余信息指示符；以及至少一个冗余信息指示符验证电路，其经配置以响应于用于所述高速缓冲存储器中的所存取的高速缓存条目的有效指示符指示有效状态：接收用于所述高速缓冲存储器中的所述所存取的高速缓存条目的所述冗余信息指示符；从所述至少一个失效间隔指示符接收所述失效间隔状态；基于所述失效间隔状态产生当前冗余信息指示符；以及将用于所述所存取的高速缓存条目的所述冗余信息指示符与所述当前冗余信息指示符进行比较。2.根据权利要求1所述的高速缓冲存储器错误检测电路，其中所述至少一个冗余信息指示符验证电路进一步经配置以基于所述冗余信息指示符与所述当前冗余信息指示符的所述比较，产生指示所述所存取的高速缓存条目中是否出现位翻转的高速缓存条目错误指示符。3.根据权利要求1所述的高速缓冲存储器错误检测电路，其中：所述至少一个失效间隔指示符进一步经配置以提供所述失效间隔状态作为当前失效间隔状态；所述冗余信息指示符产生电路经配置以响应于所述高速缓冲存储器中的所述至少一个高速缓存条目的建立，基于所述当前失效间隔状态产生用于所述至少一个高速缓存条目中的每一者的所述冗余信息指示符；以及所述至少一个冗余信息指示符验证电路经配置以：从所述至少一个失效间隔指示符接收所述失效间隔状态作为所述当前失效间隔状态；以及基于所述当前失效间隔状态产生所述当前冗余信息指示符。4.根据权利要求3所述的高速缓冲存储器错误检测电路，其中所述至少一个失效间隔指示符进一步经配置以不基于所述当前失效间隔状态而提供所述失效间隔状态。5.根据权利要求1所述的高速缓冲存储器错误检测电路，其中所述冗余信息指示符产生电路进一步经配置以将所述冗余信息指示符存储在所述至少一个高速缓存条目中。6.根据权利要求2所述的高速缓冲存储器错误检测电路，其中所述至少一个冗余信息指示符验证电路经配置以基于所述冗余信息指示符与所述当前冗余信息指示符的所述比较，产生指示所述所存取的高速缓存条目中是否出现所述位翻转的所述高速缓存条目错误指示符。7.根据权利要求2所述的高速缓冲存储器错误检测电路，其进一步包括高速缓存命中/未中指示符电路，其经配置以接收所述高速缓存条目错误指示符，且基于所述接收到的高速缓存条目错误指示符产生高速缓存命中/未中指示符。8.根据权利要求7所述的高速缓冲存储器错误检测电路，其中所述高速缓存命中/未中指示符电路经配置以：如果所述接收到的高速缓存条目错误指示符指示所述所存取的高速缓存条目中出现所述位翻转，那么产生所述高速缓存命中/未中指示符作为高速缓冲存储器未中；以及如果所述接收到的高速缓存条目错误指示符并不指示所述所存取的高速缓存条目中出现所述位翻转，那么产生所述高速缓存命中/未中指示符作为高速缓存命中。9.根据权利要求1所述的高速缓冲存储器错误检测电路，其中所述至少一个失效间隔指示符进一步经配置以在失效启用输入上接收指示所述高速缓冲存储器上的所述失效操作的失效启用信号。10.根据权利要求1所述的高速缓冲存储器错误检测电路，其中所述冗余信息指示符由所述失效间隔状态组成。11.根据权利要求1所述的高速缓冲存储器错误检测电路，其中所述至少一个冗余信息指示符验证电路进一步经配置以产生所述冗余信息指示符，作为为所述至少一个高速缓存条目产生的检错码中的经编码冗余信息指示符。12.根据权利要求1所述的高速缓冲存储器错误检测电路，其中所述冗余信息指示符产生电路包含于检错码产生电路中。13.根据权利要求1所述的高速缓冲存储器错误检测电路，其中所述至少一个失效间隔指示符进一步经配置以基于失效间隔配置设定来在失效间隔状态范围内推进所述失效间隔状态。14.根据权利要求1所述的高速缓冲存储器错误检测电路，其中：所述至少一个高速缓存条目由多个高速缓存条目组成，且其中所述至少一个失效间隔指示符由多个失效间隔指示符组成，其各自具有相关联的失效间隔状态，所述多个失效间隔指示符中的每一者与所述多个高速缓存条目之中的所述至少一个高速缓存条目的选择性群组相关联；以及所述多个失效间隔指示符各自经配置以基于对与所述多个失效间隔指示符中的对应一者相关联的所述至少一个高速缓存条目的所述选择性群组执行的所述失效操作来推进所述相关联失效间隔状态。15.根据权利要求14所述的高速缓冲存储器错误检测电路，其中所述多个失效间隔指示符中的每一者经配置以基于对所述高速缓冲存储器执行的快闪失效操作而推进所述相关联失效间隔状态。16.根据权利要求14所述的高速缓冲存储器错误检测电路，其中所述多个失效间隔指示符之中的失效间隔指示符经配置以基于对与所述多个失效间隔指示符中的所述对应一者相关联的所述至少一个高速缓存条目的所述选择性群组的选择性失效操作，推进所述相关联失效间隔状态。17.根据权利要求1所述的高速缓冲存储器错误检测电路，其中所述至少一个冗余信息指示符验证电路由多个冗余信息指示符验证电路组成，其中所述至少一个...

【专利技术属性】
技术研发人员：约翰·萨姆纳·英戈尔斯，布赖恩·迈克尔·斯坦普尔，托马斯·菲利普·施派尔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US