适用于第二代地面数字视频广播系统的解交错程序的数据处理电路及方法技术方案

本发明专利技术揭露了一种数据处理电路，用来执行第二代地面数字视频广播系统的解交错程序，包含：一缓存器，用来暂存多个数据符号；一存储器，耦接该缓存器；一地址产生器，依据一运算逻辑及一交换方法产生多个地址，并自该些地址中取一目标地址输出；以及一存储器控制单元，耦接该存储器、该缓存器及该地址产生器，用来自该缓存器读出该些数据符号中的一目标数据，依据该目标地址将该目标数据写入该存储器，以及依据该目标地址自该存储器读出该目标数据，直到该些数据符号自该存储器读出时是被解交错的。

【技术实现步骤摘要】

本专利技术是关于解交错(de-interleaving)的电路与方法，尤其是关于应用于第二代地面数字视频广播(digitalvideobroadcasting-terrestrial,DVB-T2)系统的解交错程序的数据处理电路与方法。
技术介绍
依据第二代地面数字视频广播系统的规范(请参考文件：ETSIEN302755:\DigitalVideoBroadcasting(DVB)；Framestructurechannelcodingandmodulationforasecondgenerationdigitalterrestrialtelevisionbroadcastingsystem(DVB-T2)\，以下简称规范文件)所产生及传送的正交分频多工(orthogonalfrequencydivisionmultiplexing，OFDM)的信号，在发射端经由交错处理，对应地，在接收端必须进行解交错处理。其中在接收端至少包含频率解交错程序(frequencyde-interleaving)以及单元解交错程序(cellde-interleaving)。在频率解交错程序中，对正交分频多工的一符号(symbol)的所有数据单元(datacell)进行解交错，而在单元解交错程序中，则对正交分频多工的一向前误差校正(forwarderrorcorrection，FEC)区块(block)的所有数据单元(datacell)进行解交错。任何用于第二代地面数字视频广播系统的接收电路或系统皆必须遵循该规范来完成解交错程序，因此有必要提出一种有效率的数据处理电路及方法来完成该程序，再者，若该数据处理电路及方法能同时处理频率解交错程序以及单元解交错程序，更可进一步提升电路及系统的效能。
技术实现思路
鉴于先前技术的不足，本专利技术的一目的在于提供一种数据处理电路与方法以及相对应的地址产生器，以处理第二代地面数字视频广播的系统接收端的解交错程序。本专利技术揭露一种数据处理电路，用来执行第二代地面数字视频广播系统的解交错程序，包含：一缓存器，用来暂存多个数据符号(datasymbol)；一存储器，耦接该缓存器；一地址产生器，依据一运算逻辑及一交换方法产生多个地址，并自该些地址中取一目标地址输出；以及一存储器控制单元，耦接该存储器、该缓存器及该地址产生器，用来自该缓存器读出该些数据符号中的一目标数据，依据该目标地址将该目标数据写入该存储器，以及依据该目标地址自该存储器读出该目标数据，直到该些数据符号自该存储器读出时是被解交错的。本专利技术另揭露了一种数据处理方法，用来执行第二代地面数字视频广播系统的解交错程序，包含：(a)提供一存储器；(b)以一缓存器暂存多个数据符号；(c)依据一运算逻辑及一交换方法产生多个地址，并自该些地址中取一目标地址输出；以及(d)自该缓存器读出该些数据符号的一目标数据，选择性地依据该目标地址将该目标数据写入该存储器，以及选择性地依据该目标地址自该存储器读出该目标数据，直到该些数据符号自该存储器读出时是被解交错的。本专利技术的数据处理电路与方法以及相对应的地址产生器能够于一回合的运算中产生两个候选地址，并判断候选地址的适当性后输出其中之一。在一个较佳的实施例中，如果两个候选地址皆适当，则下一回合可以直接取用前一回合中未输出的候选地址，以增加指令周期；在另一个较佳的实施例中，每回合皆产生两个候选地址，且其中必有一个候选地址为适当，以避免若在一回合中只产生一个地址，且该地址不适当，必须耗费时间重新计算地址。有关本专利技术的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。附图说明图1为本专利技术的数据处理电路的一实施例的示意图；图2a及图2b为不同快速傅立叶变换模式的奇符号与偶符号写入及读出存储器的示意图；图3为本专利技术的地址产生器的一实施例的电路图；图4为本专利技术的一地址产生方法的算法的流程图；图5a及图5b为本专利技术的另一地址产生方法的算法的流程图；图6为本专利技术的地址产生器的另一实施例的电路图；图7为本专利技术的地址产生器的另一实施例的电路图；图8a及图8b为本专利技术的另一地址产生方法的算法的流程图；以及图9为本专利技术的数据处理方法的一实施例的流程图。符号说明100数据处理电路110缓存器120存储器130存储器控制单元140地址产生器300、600、700地址产生器310、610、710线性回授移位缓存器712多工器320、720逻辑电路322、324、722、724逻辑单元330、340、730、740交换电路350、750控制单元S405～S470、S502～S580、S802～S880、S910～S940步骤具体实施方式以下说明内容的技术用语系参照本
的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释系以本说明书的说明或定义为准。本专利技术的揭露内容包含数据处理电路与方法，用来处理第二代地面数字视频广播系统的解交错程序，在实施为可能的前提下，本
具有通常知识者能够依本说明书的揭露内容来选择等效的元件或步骤来实现本专利技术，亦即本专利技术的实施并不限于后叙的实施例。请参阅图1，其系本专利技术的数据处理电路的一实施例的示意图。数据处理电路100包含缓存器110、存储器120、存储器控制单元130以及地址产生器140。数据处理电路100对数据符号进行解交错运算，最后产生解交错后的输出数据。缓存器110，例如先进先出(First-In-First-Out，FIFO)缓存器，用来暂存数据符号。地址产生器140依据临界值Ndata及设定值产生多个地址，并且于判断地址的适当性之后，输出一目标地址。对频率解交错程序而言，设定值是快速傅立叶变换(FastFourierTransform，FFT)的模式，例如有1K、2K、4K、8K、16K及32K等模式，临界值Ndata为上述各模式所对应的有效数据单元(availabledatacell)的个数，而且相同的模式下，不同的数据符号属性可能有不同的临界值Ndata，举例来说，依据第二代地面数字视频广播系统的规范，在1K模式中，P2符号的有效数据单元的个数可能为558(单输入单输出系统)或546(多输入单输出系统)，一般符号的有效数据单元的个数可能为764、768、798、804及818，帧结束符号(frameclosingsymbol)的有效数据单元的个数可能为568、710及78本文档来自技高网...

【技术保护点】
一种数据处理电路，用来执行第二代地面数字视频广播系统的解交错程序，包含：一缓存器，用来暂存多个数据符号；一存储器，耦接该缓存器；一地址产生器，依据一运算逻辑及一交换方法产生多个地址，并自该些地址中取一目标地址输出；以及一存储器控制单元，耦接该存储器、该缓存器及该地址产生器，用来自该缓存器读出该些数据符号中的一目标数据，选择性地依据该目标地址将该目标数据写入该存储器，以及选择性地依据该目标地址自该存储器读出该目标数据，直到该些数据符号自该存储器读出时是被解交错的。

【技术特征摘要】
1.一种数据处理电路，用来执行第二代地面数字视频广播系统的解交错
程序，包含：
一缓存器，用来暂存多个数据符号；
一存储器，耦接该缓存器；
一地址产生器，依据一运算逻辑及一交换方法产生多个地址，并自该些地
址中取一目标地址输出；以及
一存储器控制单元，耦接该存储器、该缓存器及该地址产生器，用来自该
缓存器读出该些数据符号中的一目标数据，选择性地依据该目标地址将该目标
数据写入该存储器，以及选择性地依据该目标地址自该存储器读出该目标数据，
直到该些数据符号自该存储器读出时是被解交错的。
2.如权利要求1所述的数据处理电路，其特征在于，该地址产生器包含：
一控制单元；
一线性回授移位缓存器，耦接于该控制单元，该线性回授移位缓存器包含
多个缓存单元，用来储存一二进制数据，并受该控制单元控制以使该二进制数
据一次移位两个缓存单元；
一逻辑电路，耦接该线性回授移位缓存器，用来依据该运算逻辑及该线性
回授移位缓存器的部分缓存单元的数据，产生一回授数据，并输出该回授数据
至该线性回授移位缓存器；
一第一交换电路，耦接该线性回授移位缓存器以及该控制单元，用来依据
该交换方法转换该二进制数据的部分数据，以产生一第一转换数据；以及
一第二交换电路，耦接该线性回授移位缓存器以及该控制单元，用来依据
该交换方法转换该二进制数据的部分数据，以产生一第二转换数据；
其中该控制单元依据该第一转换数据及第二转换数据产生该些地址，并判
断该些地址至少其一是否可作为该目标地址。
3.如权利要求2所述的数据处理电路，其特征在于，该些地址包括一第
一候选地址以及一第二候选地址，该控制单元依据一回合参数控制该回授移位
缓存器的移位，当该第一候选地址及该第二候选地址皆适当时，该控制单元于

\t此回合输出该第一候选地址，以及于次一回合暂停移位该回授移位缓存器并且
输出该第二候选地址。
4.如权利要求2所述的数据处理电路，其特征在于，该控制单元依据一
回合参数控制该回授移位缓存器的移位，当该些地址仅有其中之一适当时，该
控制单元于此回合输出该适当地址，以及于次一回合控制该回授移位缓存器移
位，使该第一交换电路及该第二交换电路分别更新该第一转换数据及该第二转
换数据。
5.如权利要求4所述的数据处理电路，其特征在于，该些地址包括一第
一候选地址以及一第二候选地址，该控制单元当该回合参数为偶数时控制该回
授移位缓存器移位，并于该偶数回合输出该第一候选地址及该第二候选地址中
数值较小者，并且依据该第一候选地址以及该第二候选地址中数值较大者的适
当性决定下一回合参数。
6.如权利要求4所述的数据处理电路，其特征在于，该些地址包括一第
一候选地址以及一第二候选地址，该控制单元当该回合参数为奇数时控制该回
授移位缓存器移位，以及于该奇数回合依据该第一候选地址及该第二候选地址
中数值较大者的适当性决定输出该第一候选地址或该第二候选地址，并决定下
一回合参数。
7.如权利要求2所述的数据处理电路，其特征在于，该逻辑电路包含：
一第一逻辑单元，耦接该线性回授移位缓存器，用来取K个缓存单元的
值依据该运算逻辑做运算；
一第二逻辑单元，耦接该线性回授移位缓存器，用来取K个缓存单元的
值依据该运算逻辑做运算；
其中，该第一逻辑单元所对应的K个缓存单元各与该第二逻辑单元所对
应的K个缓存单元相邻，K为正整数。
8.如权利要求2所述的数据处理电路，其特征在于，该线性回授移位缓
存器依移位方向包含第一至第M个缓存单元，M为正整数，该第一交换电路
及该第二交换电路各耦接(M-2)个缓存单元，以转换该二进制数据中的M位的
数据，其中该第一交换电路耦接该第三至第M个缓存单元，以及该第二交换
电路耦接该第二至第(M-1)个缓存单元。
9.如权利要求2所述的数据处理电路，其特征在于，该线性回授移位缓
存器依移位方向包含第一至第N个缓存单元，N为正整数，该第一交换电路耦
接该N个缓存单元，以转换该二进制数据，该第二交换电路耦接第一至第(N-1)
个缓存单元，并且更耦接该逻辑电路，以转换该二进制数据中的(N-1)位及该逻
辑电路所提供的一位共N位的数据。
10.如权利要求1所述的数据处理电路，其特征在于，该地址产生器包含：
一控制单元；
一线性回授移位缓存器，耦接该控制单元，该线性回授移位缓存器包含多
个缓存单元，用来储存一二进制数据，并受该控制单元控制以使该二进制数据
一次移位一个或两个缓存单元；
一逻辑电路，耦接该线性回授移位缓存器，用来依据该运算逻辑及该线性
回授移位缓存器的部分缓存单元的数据，产生一回授数据，并输出该回授数据
至该线性回授移位缓存器；
一第一交换电路，耦接该线性回授移位缓存器以及该控制单元，用来依据
该交换方法转换该二进制数据的部分数据，以产生一第一转换数据；
一第二交换电路，耦接该线性回授移位缓存器以及该控制单元，用来依据
该交换方法转换该二进制数据的部分数据，以产生一第二转换数据，其中该控
制单元依据该第一转换数据及第二转换数据产生该些地址，以及判断该些地址
的适当性以产生一控制信号；以及
多个选择单元，分别与部分该些缓存单元配对，并且依据该控制信号选择
其所配对的缓存单元的前一或前二缓存单元的值作为其所配对的缓存单元移
位后的新值。
11.如权利要求10所述的数据处理电路，其特征在于，该些地址包括一
第一候选地址以及一第二候选地址，若该控制信号指示该第一候选地址适当，
则该控制单元控制该线性回授移位缓存器移位一个缓存单元，否则该控制单元
控制该线性回授移位缓存器移位两个缓存单元。
12.如权利要求10所述的数据处理电路，其特征在于，该逻辑电路包含：
一第一逻辑单元，耦接该线性回授移位缓存器，用来取K个缓存单元的
值依据该运算逻辑做运算；
一第二逻辑单元，耦接...

【专利技术属性】
技术研发人员：赖科印，周禹伸，
申请(专利权)人：晨星半导体股份有限公司，
类型：发明
国别省市：中国台湾;71