偏移调整装置制造方法及图纸

本发明专利技术涉及偏移调整装置。基于选择以分别不同的延迟量延迟了叠加有时钟信号的数据信号后的第一~第N延迟数据信号之中的一个延迟数据信号的选择数据，生成每一个在示出选择的情况下具有第一逻辑电平而在示出非选择的情况下具有第二逻辑电平的第一~第N选择信号。在此，个别地导入第一~第N选择信号，生成在导入的选择信号从第一逻辑电平转变为第二逻辑电平时以比从第二逻辑电平转变为第一逻辑电平时大的延迟量个别地延迟了第一~第N选择信号后的第一~第N延迟选择信号。然后，从前述第一~第N延迟数据信号之中选择在第一~第N延迟选择信号之中具有第一逻辑电平的延迟选择信号所对应的延迟数据信号并输出。

【技术实现步骤摘要】

本专利技术涉及对时钟同步电路中的时钟信号的偏移进行调整的偏移调整装置。
技术介绍
作为对时钟偏移进行调整的偏移调整电路，提出了通过选择器从以分别不同的延迟量延迟了输入时钟信号后的延迟时钟信号之中选择1个延迟时钟信号并将其向触发电路的时钟端子供给的结构（例如，参照专利文献1）。在该偏移调整电路中，针对数据信号，预先测定能够得到规定的准备时间（setup time）和保持时间（hold time）的延迟量，通过选择器选择与该延迟量对应的延迟时钟信号，由此，调整偏移。现有技术文献专利文献专利文献1：日本特开2001-274333号公报。专利技术要解决的课题但是，在上述的偏移调整电路中，在选择器内部设置有解码器，因此，存在在延迟时钟信号的切换时全部延迟时钟信号瞬间地变为非选择状态的情况，存在瞬时地发生信号缺少的可能性。因此，在利用PLL（phase locked loop，锁相环路）电路或DLL（Delay-Locked Loop，延迟锁相环）电路生成与从该偏移调整电路输出的延迟时钟信号相位同步的内部时钟信号的情况下，在其切换时，在PLL电路或DLL电路中发生失步。因此，产生遍及PLL电路或DLL电路恢复为同步状态的期间生成异常的内部时钟信号这样的问题。
技术实现思路
本申请专利技术的目的在于提供一种能够在通常工作中在不使信号缺少发生的情况下进行时钟偏移调整的偏移调整装置。用于解决课题的方案本专利技术的偏移调整装置是，一种偏移调整装置，基于叠加有时钟信号的数据信号来调整所述时钟信号的偏移，具有：偏移调整延迟部，生成以分别不同的延迟量延迟了所述数据信号后的第一~第N延迟数据信号，其中，N为2以上的整数；解码器，基于选择所述第一~第N延迟数据信号之中的一个延迟数据信号的选择数据，生成每一个在示出选择的情况下具有第一逻辑电平而在示出非选择的情况下具有第二逻辑电平且与所述第一~第N延迟数据信号分别对应的每一个为1位的第一~第N选择信号；第一~第N转变延迟部，个别地导入所述第一~第N选择信号来生成延迟后的第一~第N延迟选择信号；以及数据选择部，从所述第一~第N延迟数据信号之中选择在所述第一~第N延迟选择信号之中具有所述第一逻辑电平的延迟选择信号所对应的延迟数据信号，输出选择的所述延迟数据信号，所述第一~第N转变延迟部的每一个在所述选择信号根据所述选择数据从所述第一逻辑电平转变为所述第二逻辑电平时，以比从所述第二逻辑电平转变为所述第一逻辑电平时大的延迟量延迟所述第一~第N选择信号。专利技术效果在本专利技术中，基于选择以分别不同的延迟量延迟了叠加有时钟信号的数据信号后的第一~第N延迟数据信号之中的一个延迟数据信号的选择数据，生成每一个在示出“选择”的情况下具有第一逻辑电平而在示出“非选择”的情况下具有第二逻辑电平的第一~第N选择信号。在此，个别地导入第一~第N选择信号，生成在导入的选择信号从第一逻辑电平转变为第二逻辑电平时以比从第二逻辑电平转变为第一逻辑电平时大的延迟量个别地延迟了第一~第N选择信号后的第一~第N延迟选择信号。然后，数据选择部从第一~第N延迟数据信号之中选择在第一~第N延迟选择信号之中具有第一逻辑电平的延迟选择信号所对应的延迟数据信号并输出。根据这样的结构，即使在选择数据的内容进行切换的切换时间点的稍后第一~第N选择信号的全部瞬间地变为示出“非选择”的第二逻辑电平，也使第一~第N延迟选择信号之中的至少一个延迟选择信号维持为示出“选择”的第一逻辑电平的状态。因此，避免在伴随着时钟偏移调整的选择数据的内容的切换时第一~第N延迟选择信号的全部瞬间地变为示出“非选择”的第二逻辑电平的状态，因此，防止与该状态伴随地发生的输出信号的缺少。附图说明图1是示出包含本专利技术的偏移调整装置的显示装置的概略结构的框图。图2是示出数据驱动器13的内部结构的框图。图3是示出偏移校正部130的内部结构的框图。图4是示出偏移调整电路31和32各自的内部结构的电路图。图5是示出解码器320的内部结构的一个例子的电路图。图6是示出解码器320的真值表的图。图7是示出转变延迟电路321~324各自的内部结构的电路图。图8是表示转变延迟电路321~324各自的内部工作的时间图。图9是表示延迟像素数据信号SC0~SC3各自的延迟方式的时间图。图10是示出图4所示的偏移调整电路31的内部工作的一个例子的时间图。图11是示出图4所示的偏移调整电路31和32的变形例的电路图。图12是表示脉冲生成电路420的工作的时间图。图13是示出图11所示的偏移调整电路31的内部工作的一个例子的时间图。具体实施方式图1是示出包含本专利技术的偏移调整装置的显示装置的概略结构的框图。如图1所示，这样的显示装置由驱动控制部11、扫描驱动器12、数据驱动器13、以及由液晶面板等构成的显示设备20构成。在显示设备20中，形成有每一个在二维画面的水平方向上伸展的m个（m为2以上的自然数）水平扫描线S1~Sm以及每一个在二维画面的垂直方向上伸展的n个（n为2以上的自然数）数据线D1~Dn。进而，在水平扫描线和数据线的各交叉部的区域形成有担负像素的显示单元。驱动控制部11基于输入视频信号按照各像素的每一个生成以例如8位表示该像素的亮度电平的像素数据PD的序列。驱动控制部11生成将示出时钟信号的基准定时的基准定时信号叠加于该像素数据PD的序列后的像素数据信号VPD，并将其向数据驱动器13供给。即，驱动控制部11将叠加有时钟信号的像素数据信号VPD向数据驱动器13供给。进而，驱动控制部11根据输入视频信号生成示出针对显示设备20的水平扫描定时的水平扫描信号HS，并将其向扫描驱动器12供给。扫描驱动器12与水平扫描信号HS同步地生成具有规定的峰值电压的水平扫描脉冲，并将其依次、择一地施加到显示设备20的扫描线S1~Sm每一个。图2是示出数据驱动器13的内部结构的框图。数据驱动器13被形成在作为半导体装置的半导体芯片。数据驱动器13包含偏移校正部130、时钟生成部131、数据导入部133、灰度电压变换部134、以及输出缓冲器135。偏移校正部130将对像素数据信号VPD施行时钟偏移校正处理而得到的像素数据信号作为像素数据信号DAT向数据导入部133供给。进而，偏移校正部130将对像素数据信号VPD施行时钟偏移校正处理而得到的像素数据信号作为时钟生成用像素数据信号RC向时钟生成部131供给。再有，对偏移校正部130中的时钟偏移校正处理在后面进行叙述。时钟生成部131例如由PLL电路或DLL电路构成，生成与被包含在时钟生成用像素数据信号RC中的基准定时信号相位同步的规定频率的内部时钟信号CLK，并将其向偏移校正部130和数据导入部133供给。数据导入部133从像素数据信号DAT中在与内部时钟信号CLK同步的定时依次导入与各像素对应的像素数据PD。数据导入部133每当1个水平扫描线的量（n个）的导入结束时，将n个像素数据PD作为像素数据P1~Pn向灰度电压变换部134供给。灰度电压变换部134将像素数据P1~Pn变换为具有与各个亮度电平对应的电压值的像素驱动电压V1~Vn并向输出缓冲器135供给。输出缓冲器135将按期望对像素驱动电压V1~Vn的每一个进行放大后的电压作为像素驱动电压G1~Gn，并将每一个施加到显本文档来自技高网...

【技术保护点】
一种偏移调整装置，基于叠加有时钟信号的数据信号来调整所述时钟信号的偏移，其特征在于，具有：偏移调整延迟部，生成以分别不同的延迟量延迟了所述数据信号后的第一~第N延迟数据信号，其中，N为2以上的整数；解码器，基于选择所述第一~第N延迟数据信号之中的一个延迟数据信号的选择数据，生成每一个在示出选择的情况下具有第一逻辑电平而在示出非选择的情况下具有第二逻辑电平且与所述第一~第N延迟数据信号分别对应的每一个为1位的第一~第N选择信号；第一~第N转变延迟部，个别地导入所述第一~第N选择信号来生成延迟后的第一~第N延迟选择信号；以及数据选择部，从所述第一~第N延迟数据信号之中选择在所述第一~第N延迟选择信号之中具有所述第一逻辑电平的延迟选择信号所对应的延迟数据信号，输出选择的所述延迟数据信号，所述第一~第N转变延迟部的每一个在所述选择信号根据所述选择数据从所述第一逻辑电平转变为所述第二逻辑电平时，以比从所述第二逻辑电平转变为所述第一逻辑电平时大的延迟量延迟所述第一~第N选择信号。

【技术特征摘要】
2015.03.25 JP 2015-0621111.一种偏移调整装置，基于叠加有时钟信号的数据信号来调整所述时钟信号的偏移，其特征在于，具有：偏移调整延迟部，生成以分别不同的延迟量延迟了所述数据信号后的第一~第N延迟数据信号，其中，N为2以上的整数；解码器，基于选择所述第一~第N延迟数据信号之中的一个延迟数据信号的选择数据，生成每一个在示出选择的情况下具有第一逻辑电平而在示出非选择的情况下具有第二逻辑电平且与所述第一~第N延迟数据信号分别对应的每一个为1位的第一~第N选择信号；第一~第N转变延迟部，个别地导入所述第一~第N选择信号来生成延迟后的第一~第N延迟选择信号；以及数据选择部，从所述第一~第N延迟数据信号之中选择在所述第一~第N延迟选择信号之中具有所述第一逻辑电平的延迟选择信号所对应的延迟数据信号，输出选择的所述延迟数据信号，所述第一~第N转变延迟部的每一个在所述选择信号根据所述选择数据从所述第一逻辑电平转变为所述第二逻辑电平时，以比从所述第二逻辑电平转变为所述第一逻辑电平时大的延迟量延迟所述第一~第N选择信号。2.根据权利要求1所述的偏移调整装置，其特征在于，所述第一~第N转变延迟部的每一个具有：反相延迟部，生成将使导入的所述选择信号的逻辑电平反相后的信号延迟了规定期间后的反相延迟选择信号；以及RS触发电路，通过S端子接收所述导入的所述选择信号，并且，通过R端子接收所述反相延迟选择信号，将从所述第一~第N转变延迟部各自的所述RS触发电路输出的信号生成为所述第一...

【专利技术属性】
技术研发人员：仁田胁祥治，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本;JP