处理器开发实验平台制造技术

本实用新型专利技术提供一种处理器开发实验平台。本实用新型专利技术的处理器开发实验平台包括控制器、存储器和FPGA芯片；控制器包括IO接口和存储器接口；控制器通过IO接口与外部设备连接，通过存储器接口与存储器连接，存储器与FPGA芯片连接；控制器通过IO接口获取配置代码、启动代码和操作系统代码，通过存储器接口将获取的代码传输至存储器；FPGA芯片通过与所述存储器之间的连接接口从存储器获取代码；FPGA芯片通过加载配置代码形成处理器内核，通过加载启动代码启动与FPGA芯片连接的硬件设备；FPGA芯片通过运行操作系统代码形成处理器。本实用新型专利技术的实验平台可提高实验效果，保证所开发处理器的实用性。

【技术实现步骤摘要】
【专利摘要】本技术提供一种处理器开发实验平台。本技术的处理器开发实验平台包括控制器、存储器和FPGA芯片；控制器包括IO接口和存储器接口；控制器通过IO接口与外部设备连接，通过存储器接口与存储器连接，存储器与FPGA芯片连接；控制器通过IO接口获取配置代码、启动代码和操作系统代码，通过存储器接口将获取的代码传输至存储器；FPGA芯片通过与所述存储器之间的连接接口从存储器获取代码；FPGA芯片通过加载配置代码形成处理器内核，通过加载启动代码启动与FPGA芯片连接的硬件设备；FPGA芯片通过运行操作系统代码形成处理器。本技术的实验平台可提高实验效果，保证所开发处理器的实用性。【专利说明】处理器开发实验平台
本技术涉及计算机
，尤其涉及一种处理器开发实验平台。
技术介绍
计算机软硬件技术的不断发展，使得计算机开发，特别是处理器的开发在教学及研究领域的意义越来越重大。目前，大多学校及研究机构在处理器开发过程中，大多采用虚拟实验平台进行。即，利用软件来模拟硬件环境，使得用户无法接触到实际的硬件，而在虚拟环境中进行。这使得基于处理器开发的实验，仅局限在操作系统代码阶段。由于处理器开发不只包括操作系统代码，因此，采用虚拟实验平台所进行的处理器开发的实验效果较差，所开发的处理器的实用性也较差。
技术实现思路
本技术提供一种处理器开发实验平台，以使得基于该实验平台进行处理器开发过程中包括处理器的底层硬件开发，也包括处理器的操作系统开发，提高处理器开发的实验效果，保证所开发的处理器的实用性。本技术提供一种处理器开发实验平台，包括:控制器、存储器和现场可编程门阵列FPGA芯片;控制器包括:输入输出1接口和存储器接口 ；控制器通过1接口与外部设备连接，通过存储器接口与存储器连接，存储器与FPGA芯片连接；控制器，通过1接口从所述外部设备获取配置代码、启动代码和操作系统代码，通过存储器接口将配置代码、启动代码和操作系统代码传输至存储器中；FPGA芯片，通过与存储器之间的连接接口从存储器中获取配置代码、启动代码和操作系统代码；FPGA芯片通过加载配置代码形成处理器内核，通过加载启动代码启动与FPGA芯片连接的硬件设备;FPGA芯片通过运行操作系统代码形成处理器。可选的，存储器接口包括第一接口、第二接口和第三接口；存储器包括:第一存储器、第二存储器和第三存储器;FPGA芯片包括:第四接口、第五接口和第六接口 ；第一存储器与第一接口和第四接口连接;控制器通过第一接口将配置代码传输至第一存储器;FPGA芯片通过第四接口从第一存储器获取配置代码；第二存储器与第二接口和第五接口连接;控制器通过第二接口将启动代码传输至第二存储器;FPGA芯片通过第五接口从第二存储器获取启动代码；第三存储器与第三接口和第六接口连接;控制器通过第三接口将操作系统代码传输至第三存储器;FPGA芯片通过第六接口从第三存储器获取操作系统代码。可选的，第一接口通过联合测试行为组织JTAG线与第四接口连接；第二接口通过串行外设接口SPI线与第五接口连接；第三接口通过传输总线与第六接口连接。可选的，JTAG线上具有第一开关，第一开关与第一接口和第四接口连接;第一开关用于根据控制器的控制，控制第一存储器与第一接口和第四接口的连接状态；SPI线上具有第二开关，第二开关用于根据控制器的控制，控制第二存储器与第二接口和第五接口的连接状态；传输总线上具有第三开关，第三开关用于根据控制器的控制，控制第三存储器与第三接口的连接和第六接口的连接状态。可选的，实验平台还包括:电源复位模块；电源复位模块与控制器和FPGA芯片连接；电源复位模块用于根据控制器的控制，对FPGA芯片进行上电和复位。可选的，第一存储器和第二存储器为只读存储器R0M，第三存储器为与非NAND存储器。可选的，该控制器为中央处理器。本技术提供的处理器开发实验平台可包括控制器、存储器和FPGA芯片；控制器包括1接口和存储器接口 ；该控制器通过1接口与外部设备连接，通过存储器接口与存储器连接，存储器与FPGA芯片连接，控制器通过1接口从该外部设备获取配置代码、启动代码和操作系统代码，通过存储器接口将配置代码、启动代码和操作系统代码传输至存储器中；FPGA芯片通过与存储器之间的连接接口从存储器中获取配置代码、启动代码和操作系统代码;FPGA芯片通过加载配置代码形成处理器内核，通过加载启动代码启动与FPGA芯片连接的硬件设备;FPGA芯片通过运行操作系统代码形成处理器。因而，采用本技术的实验平台进行处理器开发的实验过程中，FPGA芯片可通过从控制器获取的配置代码实现处理器内核的实验开发，也可通过从控制器获取的启动代码实现处理器内核所连接的硬件设备的启动等进行实验开发，因而可实现处理器的底层硬件的开发，并且还可通过从控制器获取的操作系统代码实现对处理器的软件层，即操作系统的开发，因而可提高对处理器开发的实验效果，保证所开发处理器的实用性。【附图说明】图1为本技术实施例提供的一种处理器开发实验平台的结构示意图；图2为本技术实施例提供的另一种处理器开发实验平台的结构示意图；图3为本技术实施例提供的又一种处理器开发实验平台的结构示意图；图4为本技术实施例提供的再一种处理器开发实验平台的结构示意图。【具体实施方式】本技术提供一种处理器开发实验平台。该处理器开发实验平台也称处理器原理实验平台。该处理器开发实验平台可以为学校或研发机构，在处理器开发过程中所使用。图1为本技术实施例提供的一种处理器开发实验平台的结构示意图。如图1所示，该处理器开发实验平台100可包括:控制器101、存储器102和现场可编程门阵列(Field—Programmable Gate Array，简称FPGA)芯片 103。控制器1I 包括:输入输出(InputOutput，简称10)接口 104和存储器接口 105。控制器101通过1接口 104与外部设备106连接，通过存储器接口 105与存储器102连接，存储器102与FPGA芯片103连接。控制器101，通过1接口 104从外部设备106获取配置代码、启动代码和操作系统(Operating System，简称OS)代码，通过存储器接口 105将配置代码、启动代码和操作系统代码传输至存储器102中；FPGA芯片103，通过与存储器102之间的连接接口从存储器102中获取该配置代码、该启动代码和该操作系统代码。FPGA芯片103通过加载该配置代码形成处理器内核，通过加载该启动代码启动与FPGA芯片103连接的硬件设备;FPGA芯片103通过运行该操作系统代码形成处理器。具体地，FPGA芯片102可包括可配置逻辑模块(Configurable Logic Block，简称CLB)、输出输入模块(Input Output Block，简称1B)和内部连线。其中，CLB可通过加载程序实现对应的逻辑功能，1B包括FPGA芯片与外设的连接接口，内部连接用于连接该FPGA芯片内部的所有单元。控制器101可以为中央处理器，例如龙芯2H处理器。FPGA芯片102例如可以为阿尔特拉(Altera)公司生成的FPGA芯片。控制器101可以为该实验平台的操本文档来自技高网...

【技术保护点】
一种处理器开发实验平台，其特征在于，包括：控制器、存储器和现场可编程门阵列FPGA芯片；所述控制器包括：输入输出IO接口和存储器接口；所述控制器通过所述IO接口与外部设备连接，通过所述存储器接口与所述存储器连接，所述存储器与所述FPGA芯片连接；所述控制器，通过所述IO接口从所述外部设备获取配置代码、启动代码和操作系统代码，通过所述存储器接口将所述配置代码、所述启动代码和所述操作系统代码传输至所述存储器中；所述FPGA芯片，通过与所述存储器之间的连接接口从所述存储器中获取所述配置代码、所述启动代码和所述操作系统代码；所述FPGA芯片通过加载所述配置代码形成处理器内核，通过加载所述启动代码启动与所述FPGA芯片连接的硬件设备；所述FPGA芯片通过运行所述操作系统代码形成处理器。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨昆，杜望宁，张戈，
申请(专利权)人：龙芯中科技术有限公司，
类型：新型
国别省市：北京;11