本发明专利技术提出了一种用于数据重传的系统，该系统包括：FPGA芯片以及与FPGA芯片相连的PCIx总线；其中，FPGA芯片用于将数据发送至PCIx总线；PCIx总线用于接收数据，并将数据发送至目标设备；PCIx总线进一步用于在数据发送失败的情况下，向FPGA芯片发送重传信号；以及，FPGA芯片进一步用于根据接收的重传信号将数据重新发送至PCIx总线。通过本发明专利技术的技术方案，能够在消除对读写指针的维护的同时避免组合逻辑造成的时序问题，从而提高了数据重传的稳定性以及可靠性。
【技术实现步骤摘要】
本专利技术涉及电子
，具体来说，涉及一种用于数据重传的系统。
技术介绍
DMA是指一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过CPU，也不需要CPU干预。整个数据传输操作在一个称为"DMA控制器"的控制下进行的。CPU除了在数据传输开始和结束时做一些处理外，在传输过程中CPU可以进行其他的工作。这样，在大部分时间里，CPU和输入输出都处于并行操作。因此，使整个计算机系统的效率大大提尚。但是当目标设备无法完成当前数据传输的时候，会发送重传指令到主设备，这时候，由于当前数据没有传输成功，主设备需要重新将未完成的数据进行重新传送，这样一来就需要主设备对发送出去的数据进行缓存，来应对重传时候的情况。当前解决此问题的方法现在使用RAM进行数据的缓存，在不覆盖当前数据的前提下，可以多次任意的重传，但是此方法首先需要对RAM的读写指针进行维护，其次在一些特殊情况下会造成时序问题，比如在使用国产的FPGA开发环境下，PCI X时钟频率达到133M，对于国产FPGA频率已经很高，根据PCIx接口时序要求，当M_DATA_NXT到来的时候需要将数据在当前周期放到数据总线上，然而RAM有一个周期的延时，这样就会不可避免的出现64bit数据的组合逻辑，造成时序非常紧张。针对相关技术中由于传输失败，所以读指针需要根据当前状态进行指针的加减，造成维护困难；以及由于在国产FPGA开发环境下，组合逻辑造成的时序问题更加严重，会导致出现不可预知的错误的问题，目前尚未提出有效的解决方案。
技术实现思路
针对相关技术中的问题，本专利技术提出一种用于数据重传的系统，能够消除对读写指针的维护的同时避免组合逻辑造成的时序问题，从而提高了数据重传的稳定性以及可靠性。本专利技术的技术方案是这样实现的:根据本专利技术的一个方面，提供了一种数据重传的系统。该系统包括:FPGA芯片以及与FPGA芯片相连的PCIx总线；其中，FPGA芯片用于将数据发送至PCIx总线；PCIx总线用于接收数据，并将数据发送至目标设备；PCIx总线进一步用于在数据发送失败的情况下，向FPGA芯片发送重传信号；以及，FPGA芯片进一步用于根据接收的重传信号将数据重新发送至PCIx总线。在一个优选的实施例中，FPGA芯片包括:直接内存存取DMA控制单元；PCIx核心单元，与DMA控制单元和PCIx总线分别相连。在一个优选的实施例中，DMA控制单元用于将数据发送至PCIx总线；DMA控制单元进一步用于接收重传信号，并根据重传信号将数据重新发送至PCIx总线。 在一个优选的实施例中，DMA控制单元进一步用于将数据发送至PCIx核心单元；PCIx核心单元用于对接收到的数据进行封装处理，并将封装的数据发送至PCIx总线。在一个优选的实施例中，DMC控制单元进一步用于将数据中的部分数据进行缓存。在一个优选的实施例中，DMC控制单元进一步用于当接收到重传指令时，将缓存的数据中的部分数据以及剩余部分数据重新发送至PCIx总线。在一个优选的实施例中，重传信号为时序信号。在一个优选的实施例中，PCIx总线进一步用于在数据发送失败的情况下，向PCIx核心单元发送时序信号；PCIx核心单元用于将接收到的时序信号解析为重传指令，并将重传指令发送至DMC控制单元。在一个优选的实施例中，DMC控制单元进一步用于将数据中的部分数据进行缓存。在一个优选的实施例中，DMC控制单元进一步用于当接收到重传指令时，将缓存的数据中的部分数据以及剩余部分数据重新发送至PCIx总线。通过本专利技术的上述方案，能够消除对读写指针的维护的同时避免组合逻辑造成的时序问题，从而提高了数据重传的稳定性以及可靠性。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是根据本专利技术实施例的用于数据重传的系统的示意图；图2是根据本专利技术的用于数据重传的系统的具体实施例的示意图；图3是根据本专利技术的用于数据重传的系统的具体实施例的示意图；图4是根据本专利技术的用于数据重传的系统的具体实施例的示意图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本专利技术保护的范围。根据本专利技术的实施例，提供了一种用于数据重传的系统。如图1所示，根据本专利技术实施例的用于数据重传的系统包括:FPGA芯片以及与FPGA芯片相连的PCIx总线；其中，FPGA芯片用于将数据数据发送至PCIx总线；PCIx总线用于接收数据数据，并将数据数据发送至目标设备； PCIx总线进一步用于在数据数据发送失败的情况下，向FPGA芯片发送重传信号；以及，FPGA芯片进一步用于根据接收的重传信号将数据数据重新发送至PCIx总线。在一个优选的实施例中，FPGA芯片包括:直接内存存取DMA控制单元；PCIx核心单元，与DMA控制单元和PCIx总线分别相连。在一个优选的实施例中，DMA控制单元用于将数据发送至PCIx总线；DMA控制单元进一步用于接收重传信号，并根据当前第1页1 2 本文档来自技高网...
【技术保护点】
一种用于数据重传的系统，其特征在于，包括：FPGA芯片以及与所述FPGA芯片相连的PCIx总线；其中，所述FPGA芯片用于将数据发送至所述PCIx总线；所述PCIx总线用于接收所述数据，并将所述数据发送至目标设备；所述PCIx总线进一步用于在所述数据发送失败的情况下，向所述FPGA芯片发送重传信号；以及，所述FPGA芯片进一步用于根据接收的所述重传信号将所述数据重新发送至所述PCIx总线。
【技术特征摘要】
【专利技术属性】
技术研发人员：耿雄飞，窦晓光，
申请(专利权)人：曙光信息产业北京有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。