时钟产生电路制造技术

一种时钟产生电路，适于输出目标时钟信号，包括：自振时钟产生单元，适于产生自振时钟信号；采样单元，适于利用基准时钟信号对所述自振时钟信号进行采样，以获得所述自振时钟信号的M个周期时间内包含的基准时钟信号的周期个数N，所述基准时钟信号的频率大于所述自振时钟信号的频率；计算单元，适于获得分频系数Fref为所述基准时钟信号的频率，Ftag为所述目标时钟信号的频率；分频器，适于基于所述分频系数divider对所述自振时钟信号进行分频处理，以获得所述目标时钟信号。

【技术实现步骤摘要】

本专利技术涉及一种时钟产生电路。
技术介绍
在现有时钟信号产生电路中，一般低成本的自振电路本身是很不准确定，就其频 率来说存在可能多达20 %的频率误差。 图1为一种现有的自振时钟产生电路。所述自振时钟产生电路包括；与口 11和奇 数个反相器12。 所述奇数个反相器串联，所述与口 11的输出端连接串联的第一个反相器12,串联 的最后一个反相器12的输出端连接所述与口 11的一输入端，所述与口 11的另一输入端输 入使能信号EN。 使能信号可W触发所述自振时钟产生电路工作，从而输出自振时钟信号。送种电 路虽然结构简单，成本低，但是产生的自振时钟信号是存在较大频率误差的。
技术实现思路
本专利技术解决的问题是现有时钟产生电路产生的时钟信号频率精度低。 为解决上述问题，本专利技术提供一种时钟产生电路，适于输出目标时钟信号，包括： 自振时钟产生单元，适于产生自振时钟信号； 采样单元，适于利用基准时钟信号对所述自振时钟信号进行采样，W获得所述自 振时钟信号的M个周期时间内包含的基准时钟信号的周期个数N，所述基准时钟信号的频 率大于所述自振时钟信号的频率； 计算单元，适于获得分频系数 ，化ef为所述基准时钟信号的 频率，Ftag为所述目标时钟信号的频率； 分频器，适于基于所述分频系数divider对所述自振时钟信号进行分频处理，W 获得所述目标时钟信号。 可选的，所述分频器为sigma-delta小数分频器。 可选的，所述M为2的指数次方，所述计算单元包括；乘法器和移位除法器，所述乘 法器的输出端连接所述移位除法器的输入端。 可选的，所述分频器的精度和所述目标时钟信号的相对误差相关。 可选的，所述分频器的小数位个数为S，所述目标时钟信号的相对误差为T，则S > IogzTo 可选的，所述采样单元的采样时间与所述目标时钟信号的相对误差相关。 可选的，所述目标时钟信号的相对误差为T，则为所述自振时 钟信号的频率。 可选的，所述自振时钟产生单元包括；与口和奇数个反相器，所述奇数个反相器串 联，所述与口的输出端连接串联的第一个反相器，串联的最后一个反相器的输出端连接所 述与口的一输入端，所述与口的另一输入端输入使能信号。 本专利技术的时钟产生电路可W利用一个利用精准的基准时钟信号对存在频率误差 的自振时钟信号进行校正，从而获得精准的目标时钟信号。【附图说明】 图1是现有自振时钟产生电路的结构示意图； 图2是本专利技术实施例的时钟产生电路的结构示意图； 图3是本专利技术实施例的信号波形示意图。【具体实施方式】 为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术 的具体实施例做详细的说明。 如图2所示，本专利技术实施例提供一种时钟产生电路，适于输出目标时钟信号。所述 时钟产生电路包括： 自振时钟产生单元1，适于产生自振时钟信号； 采样单元2,适于利用基准时钟信号对所述自振时钟信号进行采样，W获得所述自 振时钟信号的M个周期时间内包含的基准时钟信号的周期个数N，所述基准时钟信号的频 率大于所述自振时钟信号的频率； 计算单元3,适于获得分频系数，化ef为所述基准时钟信号的 频率，Ftag为所述目标时钟信号的频率； 分频器4,适于基于所述分频系数divider对所述自振时钟信号进行分频处理，W 获得所述目标时钟信号。 本实施例技术方案的原理是，芯片中至少存在一个精准的时钟源可W产生精准的 基准时钟信号，比如26Mhz基准源。在送种情况下，利用精准的基准时钟信号对存在频率误 差（如20%左右的频率误差）的自振时钟信号进行校正，W获得精准的目标时钟信号。 首先，获得自振时钟信号和基准时钟信号的频率关系，再进一步计算出自振时钟 信号与目标时钟信号的频率关系。依据自振时钟信号与目标时钟信号的频率比值作为分频 器的分频系数，从而获得一个比较精准的目标时钟信号。 具体的，由于自振时钟信号的M个周期时间内包含N个周期的基准时钟信号，所W 自振时钟信号的频率化SC和基准时钟信号的频率化ef满足：[003引由公式1可W得出，自振时钟信号的频率化SC和目标时钟信号的频率Ftag的比 值： 因此，利用自振时钟信号的频率化SC和目标时钟信号的频率Ftag的比值divider 作为分频器的分频系数，对自振时钟信号进行分频处理，可W获得目标时钟信号。 下面对本实施例技术方案所包含的各个单元做详细说明。 所述自振时钟产生单元1可W采用现有自振时钟产生电路实现，例如，如图1所 述，自振时钟产生单元1可W包括；与口 11和奇数个反相器12,所述奇数个反相器串联，所 述与口 11的输出端连接串联的第一个反相器12,串联的最后一个反相器12的输出端连接 所述与口 11的一输入端，所述与口 11的另一输入端输入使能信号EN。但是自振时钟产生 单元1产生的自振时钟信号是存在较大频率误差的。 如图3所示，采样单元2可W采样自振时钟信号的突变沿来计算周期的个数，例如 采样自振时钟信号的上升沿。采样单元2依据自振时钟信号的M个周期时间，产生脉冲宽 度与该M个周期时间相同的控制信号。在该控制信号的控制下，计数器对基准时钟信号的 周期进行计数，从而获得所述自振时钟信号的M个周期时间内包含的基准时钟信号的周期 个数N。本领域技术人员可W根据上述描述，通过现有技术实现采样单元2的功能，此处不 再赏述。 为了简化计算单元3的实现方式，选取的自振时钟信号的个数M可W为2的指数 次方，所W : 分频系数 实际上只有一次乘法和一次除法运算。 计算单元3包括；乘法器和移位除法器。所述乘法器适于计算N冲tag,所述移位 除法器的一输入端适于输入所述基准时钟信号的频率化ef，另一输入端连接乘法器的输出 端。移位除法器的输出端适于输出所述分频系数divider。 本实施例所述的分频器可W使用现有技术的sigma-delta小数分频器。所述分频 器的精度和所述目标时钟信号的相对误差相关。 具体的，所述分频器的小数位个数为S，所述目标时钟信号的相对误差为T，则2S < T，由此可知， S > IogJ (公式 3)[004引由公式3决定分频器的小数，例如，T = 20ppm，则S最小为19。 当用一个较大频率的基准时钟信号去采样自振时钟信号，由于异步的不确定性， 采样一般会存在1~2个基准时钟信号周期的不确定性，由图3所示的波形图也可W看出， 送就给送种时钟关系的量化带来了误差。但是，通过增加足够的采样时间，可W将送种量化 误差消除到可接受的范围。M值决定了采样时间的大小，M值与目标时钟信号精度的关系可 W根据下面的方式来确定。 假设，目标时钟信号的相对误差为T，在N个基准时钟信号周期内，有1~2个周期 是不准的，其误差率为2/N，则2/N < T，结合公式1可W得出： 如果I^sc = IMhz, Rref-26Mhz，郝么M最少为3846个周期，即接近于4ms。 虽然本专利技术披露如上，但本专利技术并非限定于此。任何本领域技术人员，在不脱离本 专利技术的精神和范围内，均可作各种更动与修改，因此本专利技术的保护范围应当W权利要求所 限定的范围为准。【主权项】1. 一种时钟产生电路，适于输出目标时钟信号，其特征在于，包括： 自振时钟产生单元，适于产生自振时钟信号； 采样单本文档来自技高网...

【技术保护点】
一种时钟产生电路，适于输出目标时钟信号，其特征在于，包括：自振时钟产生单元，适于产生自振时钟信号；采样单元，适于利用基准时钟信号对所述自振时钟信号进行采样，以获得所述自振时钟信号的M个周期时间内包含的基准时钟信号的周期个数N，所述基准时钟信号的频率大于所述自振时钟信号的频率；计算单元，适于获得分频系数Fref为所述基准时钟信号的频率，Ftag为所述目标时钟信号的频率；分频器，适于基于所述分频系数divider对所述自振时钟信号进行分频处理，以获得所述目标时钟信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：江正忠，杜禾，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海;31