一种提高DC/DC升压变换器转换效率的方法技术

本发明专利技术公开了一种不会发生闩锁效应的提高DC/DC升压变换器转换效率的方法，除了原有的HS-LDMOS器件外，再增加一个面积很小的HS-LDMOS1器件，HS-LDMOS1的源极S1及栅极G1分别和HS-LDMOS的源极S及栅极G相连接；HS-LDMOS1的漏极D1则和N型深阱的欧姆接触区N+相连接，在这两个器件的体区(P-Body)到D1之间形成寄生二极管Diso；在HS-LDMOS的漏极D一侧N型外延层里紧靠N型深阱N+接触区的地方添加一个P+区，使之和N+接触区组成一个高压二极管HV-Diode。本发明专利技术主要应用于DC/DC升压变换器。

【技术实现步骤摘要】

本专利技术涉及到一种DC/DC升压变换器，尤其涉及到一种提高DC/DC升压变换器转换效率的方法。
技术介绍
众所周知，由于具有较高的转换效率和较好的可靠性，DC/DC变换器广泛应用于消费类电子产品和工业产品中。同步整流DC/DC变换器是电源管理电路应用的主要拓扑。在相同面积的情况下，P沟道MOSFET的导通电阻是N沟道MOSFET的2.5倍，为了提高电源管理电路的转换效率，开关和同步整流器件通常都应用N沟道器件的拓扑越来越受欢迎，特别是在电压高于12V的应用领域。图1所示是一个同步整流BOOST升压拓扑，下部的LS-LDMOS是开关器件，上部的HS-LDMOS是同步整流器件、且都是N型横向DMOS器件。由于任何时刻上、下两个器件不能同时导通，因此，它们的开关驱动信号高电平之间要留有死区(Dead-Time)。当LS-LDMOS导通时，电感电流线性增加，当LS-LDMOS截止时，在死区里电感电流流经HS-LDMOS的体二极管Db，到输出电容Cout上，提供负载电流。死区过后，HS-LDMOS导通，起到同步整流以及减小Db上功耗的作用。与此同时，电感电流开始下降。缩短死区时间有利于提高转换效率。利用典型的B⑶工艺制造的HS-LDMOS器件的剖面结构如图2所示，在其版图设计上，用于HS-LDMOS源极隔离用的N型深阱(Deep-NWell)通常和其漏极D相连接，如图2(a)所示。这样，从P-Body的P+接触区、深阱接触区N+到P型衬底(P-Sub)形成了一个寄生的PNP双极晶体管。在上述提及的死区时间里，由于电流从HS-LDMOS的源极S经Db流向其漏极D，即S极的电位比D极的电位高出一个二极管的正向压降的电压，导致寄生PNP处于导通状态，从HS-LDMOS的源极向P型衬底注入电流，即此时器件的漏电流增加，造成能量损失。如果把N型深阱和HS-LDMOS的源极相连接，如图2(b)所示，在死区寄生PNP不会导通。但当LS-LDMOS处于导通、HS-LDMOS处于截止状态时，HS-LDMOS的源极和N型深阱被下拉至接近于地电位，如果该器件周围有高于PN结正向压降的P型区域存在，会导致其它可能到该N型深阱的寄生电流通路，特别是可能会诱发潜在的闩锁效应(Latch-up)。因此，对于这种连接，周围的版图设计需要至少三个P+/N+/P+环进行隔离，防止可能的Latch-up。这样一来，版图面积将会增加。
技术实现思路
本专利技术所要解决的技术问题是:提供一种不会发生闩锁效应的提高DC/DC升压变换器转换效率的方法。为解决上述技术问题，本专利技术所采用的技术方案为:一种提高DC/DC升压变换器转换效率的方法，其步骤为:在DC/DC变换升压拓扑结构中的上端MOS器件采用N型的MOS或LDMOS器件，并将该N型的MOS或LDMOS器件动态隔离。作为一种优选方案，在所述的一种提高DC/DC升压变换器转换效率的方法中，在DC/DC变换升压拓扑结构中的上端MOS器件采用N型LDMOS器件。作为一种优选方案，在所述的一种提高DC/DC升压变换器转换效率的方法中，所述的上端MOS器件动态隔离的具体方法为:在上端MOS器件的体区到左侧的深阱欧姆连接区N+之间增加一个N型LDMOS器件、作为上端辅助MOS器件，上端辅助MOS器件的源极与上端MOS的源极相连，上端辅助MOS器件的栅极与上端MOS的栅极相连;上端辅助MOS器件的漏极与N型深阱的欧姆连接区N+相连接，从而在这上端MOS器件的体区与上端辅助MOS器件的漏极之间形成寄生二极管，在上端辅助MOS器件的漏极的右侧N型外延层里紧靠N型深阱N+连接区处设置一个P+区，使该P+区和右侧的深阱区的N+接触区组成一个高压二极管，所述上端MOS器件的体区与漏极之间形成一个体区二极管。本专利技术的有益效果是:本专利技术除了原有的上端MOS器件(由N沟道MOS器件或者N沟道横向双扩散金属氧化物半导体器件即N型LDM0S)外，又增加一个面积很小的上端辅助MOS器件(由N沟道MOS器件或者N沟道横向双扩散金属氧化物半导体器件即N型LDMOS构成)，形成N型深阱非固定连接结构，从而有效地避免了闩锁效应的发生，并提高了 DC/DC升压变换器的转换效率。【附图说明】图1是典型的同步整流Boost升压拓扑及功率器件驱动信号时序图。图2是HS-LDMOS的剖面结构图，其中:(a)N型深阱和漏极相连，(b)N型深阱和源极相连。其中，从P-Body的P+接触区、深阱接触区N+到P型衬底(P-Sub)形成了一个寄生的PNP双极晶体管。图3是本专利技术所述的HS-LDMOS的N型深阱的动态连接剖面结构图。图4是图3所示的HS-LDMOS的N型深阱动态连接的等效电路图。【具体实施方式】下面结合附图，详细描述本专利技术所述的可提高DC/DC升压变换器转换效率的方法的具体实施方案:如图3所示，其等效电路如图4所示，本专利技术所述的一种可提高DC/DC升压变换器转换效率的方法，除了原来的上端MOS器件(N沟道横向双扩散金属氧化物半导体器件)即图3和图4中的HS-LDMOS器件外，还增加一个面积很小的上端输助MOS器件(N沟道横向双扩散金属氧化物半导体器件)即图3和图4中的HS-LDM0S1器件，HS-LDM0S1的源极SI与HS-LDMOS的源极S相连，HS-LDM0S1的栅极Gl与HS-LDMOS的栅极G相连接，HS-LDM0S1的漏极Dl则与左侧N型深阱的欧姆接触区N+相连接，从而在HS-LDMOS的体区(P-Body)与HS-LDM0S1的漏极Dl之间形成寄生二极管Diso，除此之外，在HS-LDMOS的漏极D—侧N型外延层里紧靠N型深阱N+接触区处设置一个P+区，使得该P+区和右侧的深阱区的N+接触区组成一个高压二极管HV-D1de，所述HS-LDMOS的漏极与体区(P-Body)形成体区二极管Db。在死区时间里，尽管二极管Db导通，HS-LDMOS的漏极D比其源极S低一个二极管压降，但是，从寄生二极管Diso到Vout也即HS-LDMOS的漏极D的电流通路被HV-D1de阻断，这样，寄生二极管Diso上无电流通过，左侧的N型深阱的电位高于HS-LDMOS的漏极电位，上述提及的寄生的双极PNP晶体管不会导通。死区过后，当HS-LDMOS的栅极是高电平时，N型深阱通过HS-LDM0S1和HS-LDMOS的源极连接在一起。当HS-LDMOS和HS-LDM0S1截止、LS-LDMOS导通时，尽管两个器件的源极S和SI被下拉至地电位，此时HS-LDMOS的漏极仍处于整个系统的最高电位(输出电压)，HV-D1de处于正向偏置状态，而寄生二极管Diso处于反偏状态，因此，HV-D1de中无电流，N型深阱的电位接近于此时的最高电位Vout。这样，寄生的双极PNP晶体管的漏电将被抑制，而且不会带来其它问题。综上所述，仅为本专利技术的较佳实施例而已，并非用来限定本专利技术实施的范围，凡依本专利技术权利要求范围所述的形状、构造、特征及精神所作的均等变化与修饰，均应包括在本专利技术的权利要求范围内。【主权项】1.一种提高DC/DC升压变换器转换效率的方法，其步骤为:在DC/DC变换升压拓扑结构中的上端MOS器件采用N型的MOS或LDMOS器件，并将该N型的MOS或L本文档来自技高网...

【技术保护点】
一种提高DC/DC升压变换器转换效率的方法，其步骤为：在DC/DC变换升压拓扑结构中的上端MOS器件采用N型的MOS或LDMOS器件，并将该N型的MOS或LDMOS器件动态隔离。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄胜明，黄鑫，冯多力，
申请(专利权)人：苏州瑞铬优电子科技有限公司，
类型：发明
国别省市：江苏;32