一种插入VANC数据的方法及装置制造方法及图纸

本发明专利技术提供一种插入VANC数据的方法及装置，方法包括：解码芯片从带VANC数据的TS流中提取并保存VANC数据；可编程逻辑单元在映射地址区间无VANC数据且解码芯片也没有往该地址写数据时，给出写使能信号到解码芯片；解码芯片在收到可编程逻辑单元给出的写使能信号后，读取VANC数据并将VANC数据和对应的控制字发送到可编程逻辑单元，所述控制字中包含用户设置的数据嵌入视频的行数；可编程逻辑单元每识别到一个场同步信号时，自动从映射地址区间提取VANC数据，并按照对应的控制字将VANC数据嵌入到视频数据中。本发明专利技术通过解码芯片和可编程逻辑单元实现VANC数据多行插入，用户可根据需要灵活选择VANC数据插入视频的行数，能同时满足不同场合的应用需求。

【技术实现步骤摘要】

本专利技术涉及数字电视前端设备中VANC数据插入
，为数字电视前端设备提供了一种可选择的、灵活的插入VANC数据的方法及装置。
技术介绍
目前，数字电视视频内容中除了正常看到的视频和字幕信息，还包含很多的辅助数据，这些数据一般是隐藏不可见的，需要开启这项功能的时候才显示出来，用来帮助听力有障碍的人来理解电视节目的内容。在美国，FCC组织要求一些广播机构播放含垂直辅助数据(VANC)的节目的总时间量必须达到一个规定的标准，并且这个时间要逐年累加。现有的VANC数据插入技术，用户不能根据需求灵活选择VANC数据插入视频的行数，不能满足不同场合的应用需求。
技术实现思路
本专利技术为数字电视前端设备提供一种插入VANC数据的方法及装置，实现VANC数据多行插入，用户可根据需要灵活选择VANC数据插入视频的行数，能同时满足不同场合的应用需求。为达到上述目的，本专利技术所采取的技术方案为:本专利技术一方面提供一种插入VANC数据的方法，包括:解码芯片从带VANC数据的TS流中提取并保存VANC数据；可编程逻辑单元在映射地址区间无VANC数据且解码芯片也没有往该地址写数据时，给出写使能信号到解码芯片；解码芯片在收到可编程逻辑单元给出的写使能信号后，读取VANC数据并将VANC数据和对应的控制字发送到可编程逻辑单元，所述控制字中包含用户设置的数据嵌入视频的行数；可编程逻辑单元每识别到一个场同步信号时，自动从映射地址区间提取VANC数据，并按照对应的控制字将VANC数据嵌入到视频数据中。进一步地，可编程逻辑单元在每次识别到场同步信号时，也给出写使能信号到解码芯片。进一步地，解码芯片将从带VANC数据的TS流中提取的VANC数据按照VANC数据的类型分别存入对应的缓存区；解码芯片在收到可编程逻辑单元给出的写使能信号后，从对应的VANC缓存区读取VANC数据。进一步地，解码芯片在收到可编程逻辑单元给出的写使能信号后，将读取的VANC数据按照指定的格式打包后和对应的控制字一起发送到可编程逻辑单元。本专利技术另一方面提供一种插入VANC数据的装置，包括解码芯片和可编程逻辑单元；所述解码芯片，用于从带VANC数据的TS流中提取并保存VANC数据;还用于在收到可编程逻辑单元给出的写使能信号后，读取VANC数据并将VANC数据和对应的控制字发送到可编程逻辑单元，所述控制字中包含用户设置的数据嵌入视频的行数；所述可编程逻辑单元，用于在映射地址区间无VANC数据且解码芯片也没有往该地址写数据时，给出写使能信号到解码芯片;还用于每识别到一个场同步信号时，自动从映射地址区间提取VANC数据，并按照对应的控制字将VANC数据嵌入到视频数据中。进一步地，可编程逻辑单元，还用于在每次识别到场同步信号时，给出写使能信号到解码芯片。进一步地，解码芯片设有VANC缓存区，用于将从带VANC数据的TS流中提取的VANC数据按照VANC数据的类型分别保存;还用于在收到可编程逻辑单元给出的写使能信号后，提供对应的VANC缓存区读取VANC数据。进一步地，解码芯片还用于在收到可编程逻辑单元给出的写使能信号后，将读取的VANC数据按照指定的格式打包后和对应的控制字一起发送到可编程逻辑单元。本专利技术的插入VANC数据的方法及装置的有益效果是:通过解码芯片和可编程逻辑单元实现VANC数据多行插入，用户可根据需要灵活选择VANC数据插入视频的行数，能同时满足不同场合的应用需求。【附图说明】图1是本专利技术中插入VANC数据的装置的整体结构示意图；图2是本专利技术中插入VANC数据的装置的具体实施结构示意图；图3是本专利技术中ADP数据的数据包格式；图4是本专利技术中VANC控制字的数据格式。上述图中:1.TS流；2.解码芯片；3.可编程逻辑单元;4.CEA-608场0数据缓存区；5.CEA-608场1数据缓存区；6.CEA-708数据缓存区；7.按SMPTE334M标准打包好的CEA-708数据包;8.有效ADP数据包缓存区；9.ADP空包数据缓存区；10.替换连续计数和checksum ADP包缓存区。【具体实施方式】下面结合附图具体阐明本专利技术的实施方式，附图仅供参考和说明使用，不构成对本专利技术专利保护范围的限制。本专利技术实施例提供一种插入VANC数据的方法，具体包括:解码芯片2从带VANC数据的TS流1中提取出VANC数据，并且按照VANC数据的类型分别存入对应的缓存区；可编程逻辑(FPGA)单元3映射一段地址区间给VANC数据，如果该映射地址区间没有VANC数据且解码芯片2此时也没有往该地址写数据，可编程逻辑单元3给一个写使能信号给解码芯片2;并且，可编程逻辑(FPGA)单元3每次识别到场同步信号，也给出写使能信号到解码芯片，即通知解码芯片2发送VANC数据到可编程逻辑(FPGA)单元3对应的VANC地址段；解码芯片2收到可编程逻辑(FPGA)单元3的写使能信号后，从VANC缓存区读取对应的VANC数据，然后按照指定的格式打包将VANC数据发送到可编程逻辑3，具体地，根据当前的设置计算VANC数据包的大小、个数、像素偏移等信息，和对应的控制字一起发送到可编程逻辑3;可编程逻辑单元3每识别到一个场同步信号，都会自动从映射的VANC数据地址段提取VANC数据，并按照对应的控制字将VANC数据嵌入到视频数据中。本专利技术另一方面提供一种插入VANC数据的装置，包括解码芯片2和可编程逻辑单元3;解码芯片2，用于从带VANC数据的TS流1中提取出VANC数据，并且按照VANC数据的类型分别存入对应的缓存区;解码芯片2还用于在收到可编程逻辑(FPGA)单元3的写使能信号后，从VANC缓存区读取对应的VANC数据，然后按照指定的格式打包将VANC数据发送到可编程逻辑3，具体地，根据当前的设置计算VANC数据包的大小、个数、像素偏移等信息，以控制字的形式发送到可编程逻辑3;可编程逻辑(FPGA)单元3，用于映射一段地址区间给VANC数据，如果该映射地址区间没有VANC数据且解码芯片2此时也没有往该地址写数据，可编程逻辑单元3给一个写使能信号给解码芯片2;并且，可编程逻辑(FPGA)单元3每次识别到场同步信号，也给出写使能信号到解码芯片，即通知解码芯片2发送VANC数据到可编程逻辑(FPGA)单元3对应的VANC地址段;可编程逻辑单元3还用于每识别到一个场同步信号，都会自动从映射的VANC数据地址段提取VANC数据，并按照对应的控制字将VANC数据嵌入到视频数据中。为了使本
的人员更好的理解本专利技术的技术方案，下面以EIA708数据插入为例，结合具体实施步骤及附图对本专利技术做进一步详细的说明。如图2所示，详细描述了一种插入CEA-708数据方法的原理:第一步，解码芯片2从带CEA-708数据的TS流1中提取出CEA-708数据，SMPTE334M标准规定CEA-708数据中同时包含有CEA-608和CEA-708数据，根据提取数据的类型(Type)，将有效的数据分别放入CEA-608场0缓存区4、CEA-608场1缓存区当前第1页1 2 本文档来自技高网...

【技术保护点】
一种插入VANC数据的方法，其特征在于，包括：解码芯片从带VANC数据的TS流中提取并保存VANC数据；可编程逻辑单元在映射地址区间无VANC数据且解码芯片也没有往该地址写数据时，给出写使能信号到解码芯片；解码芯片在收到可编程逻辑单元给出的写使能信号后，读取VANC数据并将VANC数据和对应的控制字发送到可编程逻辑单元，所述控制字中包含用户设置的数据嵌入视频的行数；可编程逻辑单元每识别到一个场同步信号时，自动从映射地址区间提取VANC数据，并按照对应的控制字将VANC数据嵌入到视频数据中。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈作舟，
申请(专利权)人：惠州市伟乐科技股份有限公司，
类型：发明
国别省市：广东;44