本发明专利技术的一种基于DSP/FPGA的无陀螺捷联系统主要由上位机、FPGA处理模块、DSP处理模块、下载模块、电源模块组成，所述的FPGA处理模块完成MEMS加速度信号的采集，由DSP处理模块完成相关滤波和导航解算，MEMS加速度计采用ADXL362，DSP选用高性能浮点微控制器TMS320C28346。DSP/FPGA作为硬件平台的无陀螺捷联式惯导系统具有体积小、精度高、功耗小、速度快、成本低、可靠性高等优点,能够满足系统对精度和实时性的要求。
【技术实现步骤摘要】
本专利技术涉及一种导航系统，特别是一种基于DSP/FPGA的无陀螺捷联系统。
技术介绍
惯性导航系统一般可分为平台式惯导系统和捷联式惯导系统，区分依据是测量元件在载体上的安装方式。在捷联式惯性导航系统中，加速度计和陀螺仪直接固连于载体上，并且惯性元件的输出量会直接被送到导航计算机中以进行实时的姿态解算。由此可见，导航计算机在捷联式惯导系统起着平台的作用。所谓的无陀螺捷联惯导系统则是惯性元件只采用加速度计而不采用陀螺的捷联惯导系统。目前，捷联式惯导系统的重要性日益显著，并且得到了较快的发展，在很多方面已经渐渐取代了平台系统。其突出优点是高可靠性、低成本、长寿命、低功率、快速反应等，所以它特别适用于具有大角加速度、大角速度动态范围的惯性导航系统。如上所述，无陀螺捷联惯性导航系统有很多优点，但也有不足，其不足之处就是计算量比较大，因此对导航键计算机提出了更高的要求。然而，近些年来，随着计算机技术的不断发展，使得无陀螺捷联惯性导航系统进入实际应用成为了可能。有陀螺的捷联惯导的运算本身就很复杂，而在无陀螺捷联惯导中，需要依据载体非质心处的比力求得载体质心的比力和绕质心转动的角加速度，由此解算出载体质心的线加速度和载体绕质心的角速度，在有陀螺的捷联惯导系统中，通过安装在质心处的三个加速度计和三个陀螺可以直接得到质心处的比力和绕质心的角速度，因此，无陀螺捷联惯导系统的运算量相对于有陀螺的捷联惯导系统要大得多，如果要达到惯性导航实时性的要求，需要相应的导航计算机提高运算速度，而Intel系列处理器很明显不能满足惯导系统高实时性、高精度的要求，为使无陀螺捷联惯导能应用到实际工程上，需要寻求更加强大的处理器。
技术实现思路
本专利技术提供了一种基于DSP/FPGA的无陀螺捷联系统，解决了无陀螺捷联惯导能应用过程中运算速度精度不足的问题。本专利技术的目的是这样实现的:一种基于DSP/FPGA的无陀螺捷联系统主要由上位机、FPGA处理模块、DSP处理模块、下载模块、电源模块组成，本专利技术采用FPGA来完成MEMS加速度信号的采集，由DSP完成相关滤波和导航解算，本专利技术采用的6个MEMS加速度计的型号相同，均为ADI的ADXL362，本专利技术中DSP主要用于导航解算，要求DSP具有较强的运算能力，选用高性能浮点微控制器TMS320C28346，本专利技术中FPGA的主要用途是粘合DSP与MEMS和上位机之间的通信，包括与ADXL362之间的SPI通信、与上位机之间的UART通信以及与TMS320C28346 XINTF接口的通信，并完成加速度信息的预处理，考虑到可能会采用SOPC技术以及系统的实现成本，选用了 EP3C25Q240C8芯片。载体姿态角的解算通过求解四元数的微分方程来实现，由解算得到的角速度，将其转化到地理坐标系下，利用四阶龙格库塔法求解得到四元数，进而得到载体的姿态阵，最后解算得到载体的姿态，具体步骤是:(1)给定系统的初值；(2)根据实验得到MEMS加速度计数据信息，通过对加速度计比力信息的解算得到载体角速度，在对加速度计的误差进行补偿后，将解算得到的三轴角速度转化到地理坐标系下；(3)利用四元数法，通过解算四元数的微分方程并对四元数进行归一化，通过不断更新四元数来达到捷联矩阵的实时更新；(4)根据捷联矩阵的各个元素求出俯仰角、倾斜角和航向角，完成导航的目的。本专利技术的优点和效果: (I)本专利技术利用DSP的高速处理速度克服了以CPU作为核心处理器的无陀螺捷联惯导系统，通常需要很多外部设备，造成比较大的体积和重量，同时也造成资源浪费和高成本，并且处理速度比较慢的缺点，采用DSP芯片作为核心处理器设计系统，不仅减小了体积和重量，而且提高运算速度和精度并降低成本。(2) DSP/FPGA作为硬件平台的无陀螺捷联式惯导系统具有体积小、精度高、功耗小、速度快、成本低、可靠性高等优点，能够满足系统对精度和实时性的要求。【附图说明】图1为系统总体框图； 图2为载体姿态解算流程图。【具体实施方式】下面结合附图举例对本专利技术做更详细地描述: 实施例1 结合图1，图1为系统总体框图。一种基于DSP/FPGA的无陀螺捷联系统主要由上位机、FPGA处理模块、DSP处理模块、下载模块、电源模块组成。本专利技术设计采用FPGA来完成MEMS加速度信号的采集，由DSP完成相关滤波和导航解算。本专利技术采用的6个MEMS加速度计的型号相同，均为ADI的ADXL362。本专利技术中DSP主要用于导航解算，要求DSP具有较强的运算能力，选用高性能浮点微控制器TMS320C28346。本专利技术中FPGA的主要用途是粘合DSP与MEMS和上位机之间的通信，包括与ADXL362之间的SPI通信、与上位机之间的UART通信以及与TMS320C28346 XINTF接口的通信，并完成加速度信息的预处理。考虑到可能会采用SOPC技术以及系统的实现成本，选用了 EP3C25Q240C8芯片。实施例2 结合图2，图2为载体姿态解算流程图。载体姿态角的解算通过求解四元数的微分方程来实现，由解算得到的角速度，将其转化到地理坐标系下，利用四阶龙格库塔法求解得到四元数，进而得到载体的姿态阵，最后解算得到载体的姿态。具体步骤是:(I)给定系统的初值；(2)根据实验得到MEMS加速度计数据信息，通过对加速度计比力信息的解算得到载体角速度，在对加速度计的误差进行补偿后，将解算得到的三轴角速度转化到地理坐标系下；(3)利用四元数法，通过解算四元数的微分方程并对四元数进行归一化，通过不断更新四元数来达到捷联矩阵的实时更新；(4)根据捷联矩阵的各个元素求出俯仰角、倾斜角和航向角，完成导航的目的。【主权项】1.一种基于DSP/FPGA的无陀螺捷联系统，其特征在于:本专利技术由上位机、FPGA处理模块、DSP处理模块、下载模块、电源模块组成，所述的FPGA处理模块完成MEMS加速度信号的采集，由DSP处理模块完成相关滤波和导航解算，MEMS加速度计采用ADXL362，DSP选用高性能浮点微控制器TMS320C28346，FPGA用途是粘合DSP与MEMS和上位机之间的通信，包括与ADXL362之间的SPI通信、与上位机之间的UART通信以及与TMS320C28346 XINTF接口的通信，并完成加速度信息的预处理，芯片采用EP3C25Q240C8芯片。2.根据权利要求1所述的一种基于DSP/FPGA的无陀螺捷联系统，其特征在于:载体姿态角的解算通过求解四元数的微分方程来实现，由解算得到的角速度，将其转化到地理坐标系下，利用四阶龙格库塔法求解得到四元数，进而得到载体的姿态阵，最后解算得到载体的姿态； 具体步骤是:(1)给定系统的初值；(2)根据实验得到MEMS加速度计数据信息，通过对加速度计比力信息的解算得到载体角速度，在对加速度计的误差进行补偿后，将解算得到的三轴角速度转化到地理坐标系下；(3)利用四元数法，通过解算四元数的微分方程并对四元数进行归一化，通过不断更新四元数来达到捷联矩阵的实时更新；(4)根据捷联矩阵的各个元素求出俯仰角、倾斜角和航向角，完成导航的目的。【专利摘要】<b>本专利技术的一种基于DSP/FPGA的无陀螺捷联系统主要由上位机、FPGA处理模块、DSP处理模块本文档来自技高网...
【技术保护点】
一种基于DSP/FPGA的无陀螺捷联系统，其特征在于：本专利技术由上位机、FPGA处理模块、DSP处理模块、下载模块、电源模块组成，所述的FPGA处理模块完成MEMS加速度信号的采集，由DSP处理模块完成相关滤波和导航解算，MEMS加速度计采用ADXL362，DSP选用高性能浮点微控制器TMS320C28346，FPGA用途是粘合DSP与MEMS和上位机之间的通信，包括与ADXL362之间的SPI通信、与上位机之间的UART通信以及与TMS320C28346 XINTF接口的通信，并完成加速度信息的预处理，芯片采用EP3C25Q240C8芯片。
【技术特征摘要】
【专利技术属性】
技术研发人员：李相武，王瑛，李忠喜，
申请(专利权)人：哈尔滨恒誉名翔科技有限公司，
类型：发明
国别省市：黑龙江;23
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。