合并单元制造技术

本发明专利技术针对一种合并单元，其包括第一媒体访问控制器MAC、第二媒体访问控制器、物理层收发器PHY和以太网端口，其中所述第一MAC适于识别和转发用于时间同步的包，且所述PHY适于将从所述以太网端口接收的数据转发到所述第一MAC和所述第二MAC，且经由所述以太网端口发射来自所述第一MAC和/或所述第二MAC的包。来自所述第一MAC的所述包与来自所述第二MAC的所述相比具有较高优先级。所述第一MAC和所述PHY实施在FPGA芯片中。在所述合并单元中，单一以太网光纤链路可共享以用于时间同步和MU系统配置、测试和/或在线诊断，同时保证±1us时间同步精确度。

【技术实现步骤摘要】
【国外来华专利技术】
本申请案大体上涉及子站自动化。特定来说，本申请案涉及子站自动化系统(SAS)中的合并单元(MU)。
技术介绍
国际电工委员会(IEC)60044-8将MUt界定为到电流或电压变换器的接口。MU用于收集和处理从电流变换器(CT)和/或电压变换器(VT)取样的数据，且经由光纤发射系统将数据转发到进一步的设备。在合并单元(MU)中，始终存在用于系统配置、测试和在线诊断的接口，例如RS232、RS485、USB、以太网等。目前，在大多数现有MU中，存在用于系统配置、测试和在线诊断的专门接口(例如，专门以太网光纤接口)。然而，专门接口将增加MU的成本。经由光纤链路的IEEE 1588变得更流行，用于使MU同步到外部最高级时钟。IEEE1588链路并不是点对点连接，且不具有与取样测量值发射信道一样的沉重通信负载。图1A展示传统MU中的IEEE 1588的定时过程，其中IEEE 1588通信与不同种类的通信共享以太网端口。大多数现有MU基于现场可编程门阵列芯片(下文称作“FPGA”)和一或多个微控制器单元(下文称作“MCU”)实施，其中MU的核心模块实施在FPGA中且其它功能模块建置在外围MCU上。如图1A中所展示，IEEE 1588协议堆栈实施在Μ⑶(微控制器单元)中，其具有支持IEEE 1588的经建置媒体访问控制器(MAC) JAC将从光纤端口(也称作“F0”)接收的IEEE 1588包转发到MCU上的IEEE 1588处理模块，其处理这些包且产生每秒脉冲(PPS)信号并将此信号发射到FPGA用于MU时间同步。MU的基本功能模块(例如取样值的接收、处理和发射)实施在FPGA中。图1B展示另一传统合并单元中的IEEE 1588的定时过程。IEEE 1588协议堆栈实施在MCU中，在Μ⑶上存在连接到支持IEEE 1588的外部物理层收发器(下文称作“PHY”)的正常MACIHY将从光纤端口接收的IEEE 1588包转发到Μ⑶中的IEEE 1588处理模块，其处理这些包且产生PPS信号。在图1A和图1B中展示的两个合并单元中，IEEE 1588链路可与具有其它目的的通信共享以太网端口。
技术实现思路
本专利技术的实施例提供一种MU。所述合并单元包括第一媒体访问控制器、第二媒体访问控制器、物理层收发器和以太网端口。第一媒体访问控制器适于识别和转发用于时间同步的包。物理层收发器适于将从以太网端口接收的数据转发到第一媒体访问控制器和第二媒体访问控制器，且经由以太网端口发射来自所述第一媒体访问控制器和所述第二媒体访问控制器的包。用于时间同步的包可为IEEE 1588包。以太网端口可为光纤端口。在MU中，IEEE 1588通信可与其它目的通信共享以太网端口，这简化了MU的硬件设计、改进了可靠性且降低了材料成本。为实现较高时间同步精确度，来自所述第一媒体访问控制器的包与来自所述第二媒体访问控制器的包相比具有较高优先级。所述第一媒体访问控制器和所述物理层收发器实施在现场可编程门阵列芯片中。根据本专利技术的实施例，物理层收发器可经配置有第一FIFO缓冲器和第二 FIFO缓冲器，其分别存储来自第一媒体访问控制器和第二媒体访问控制器的包。第一FIFO缓冲器中的包将首先发射使得IEEE 1588包可经实时处理，因为第一 FIFO缓冲器中的包与第二 FIFO缓冲器中的包相比具有较高优先级。根据本专利技术的实施例，合并单元可进一步包括IEEE1588处理模块，用于基于从第一媒体访问控制器接收的包提供同步定时信息。IEEE 1588处理模块可实施在现场可编程门阵列芯片中。利用FPGA的IEEE 1588协议的实时实施方案可较好地保证± lus的时间同步精确度。根据本专利技术的实施例，第二媒体访问控制器可建置在微控制器单元上。微控制器单元可为具有低成本的独立芯片。或所述微控制器单元可实施在现场可编程门阵列芯片中。基于FPGA的单一S0C能够容易地生产和维修。根据本专利技术的实施例，合并单元可进一步包括配置模块，其实施在上面建置第二媒体访问控制器的微控制器单元上。配置模块可用于对合并单元进行配置、测试和/或在线诊断。单一以太网光纤链路可经共享以用于IEEE 1588时间同步和MU系统配置、测试和/或在线诊断。此简化了合并单元的硬件设计、改进了可靠性并降低了成本。根据本专利技术的实施例，所述配置模块可为内嵌网络服务器，其为用户提供网页以对合并单元进行配置、测试和/或在线诊断。物理层收发器可经由以太网端口接收用户在网页上输入的合并单元的配置参数，且经由以太网端口发射从合并单元检索的信息用于在网页上向用户显示。网络服务器可基于在其上建置第二 MAC的Μ⑶上运行的操作系统而容易地实施。用于MU系统配置、测试和在线诊断的基于网络的用户接口与安装在PC或膝上型计算机上的常规工程化工具相比更加用户友好且方便。根据本专利技术的实施例，物理层收发器与两个媒体访问控制器之间的接口是MI1、RMII或GMII。本专利技术的各种实施例的细节在附图和下文的描述中进行阐述。【附图说明】通过参考结合附图进行的以下描述，本专利技术的前述和其它目标、方面、特征和优点将变得更加显而易见并且得到更好的理解，附图中:图1A说明传统合并单元中的IEEE1588的定时过程的实施例；图1B说明传统合并单元中的IEEE1588的定时过程的另一实施例；图2说明根据本专利技术的实施例的合并单元中的IEEE1588的示范性定时过程；图3说明根据本专利技术的实施例的示范性合并单元的框图；图4说明根据本专利技术的实施例的合并单元中的示范性PHY的框图。【具体实施方式】合并单元借助于实例且不作为对附图中的图式的限制来说明，其中相同参考指示相似的元件。应注意，对本专利技术中“一”或“一个”或“一些”实施例的提及未必是指相同的实施例，并且此类参考意指至少一个。图2说明根据本专利技术的实施例的合并单元中的IEEE1588的示范性定时过程。合并单元具有实施在FPGA芯片中的媒体访问控制器MAC 1和物理层收发器PHY 1HY可同时将从一个以太网端口(例如一个光纤端口)接收的数据转发到MAC 1和另一媒体访问控制器(在本文中称作“MAC 2”)，且可经由相同光纤端口发射来自MAC 1和MAC 2的包。MAC 1经配置以识别和转发到达和来自IEEE 1588处理模块的IEEE 1588包，且因此还可在本文中被称作“IEEE 1588MAC" <JEEE 1588处理模块基于来自MAC 1的IEEE 1588包提供用于MU的同步定时信息。MAC 2可除IEEE 1588包之外发射用于其它目的的包.MAC 2可建置在MCU上。在一实施例中，MCU可为具有低成本的独立芯片。在另一实施例中，MCU可实施在FPGA芯片中，例如FPGA芯片中的软IP核心(S0C)。基于FPGA的单一 S0C容易生产和维修。PHY与两个MAC之间的接口可为MI1、RMII或GMII。在图2中展示的MU中，IEEE 1588通信可与用于其它目的的通信共享以太网光纤端口，这简化了合并单元的硬件设计、改进了可靠性且降低了材料成本。在一些实施例中，为实现较高时间同步精确度，来自MAC 1的包与来自MAC 2的包相比具有较高优先级，且将首先发送。举例来说，物理层收发器(PHY)可经本文档来自技高网...

【技术保护点】
一种合并单元，其包括：第一媒体访问控制器、第二媒体访问控制器、物理层收发器和以太网端口；其中所述第一媒体访问控制器经配置以识别和转发用于时间同步的包；所述物理层收发器经配置以将从所述以太网端口接收的数据转发到所述第一媒体访问控制器和所述第二媒体访问控制器，且经由所述以太网端口发射来自所述第一媒体访问控制器和所述第二媒体访问控制器的包；来自所述第一媒体访问控制器的所述包与来自所述第二媒体访问控制器的所述包相比具有较高优先级；以及其中所述第一媒体访问控制器和所述物理层收发器实施在现场可编程门阵列芯片中。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：胡喜，卓越，
申请(专利权)人：西门子公司，
类型：发明
国别省市：德国;DE