远程的差动电压感测制造技术

技术编号:13004861 阅读:60 留言:0更新日期:2016-03-10 16:12
本发明专利技术提供一种具有一电压输入Vin以及一电压输出Vout的远程的差动电压感测电路,包括一双重差动输入级,其包含与一共闸极或是共基极的差动输入级并联的一共源极或是共集极的差动输入级。所述共源极或是共集极的差动输入级是具有差动输入,一差动输入是耦接至所述电压输入Vin,并且另一差动输入是耦接至所述电压输出Vout。所述共闸极或是共基极的差动输入级是具有差动输入,一差动输入是耦接至一本地的接地Agnd,并且另一差动输入是耦接至一远程的接地Rgnd。一输出级是通过所述双重差动输入级的一输出而被驱动,并且在所述电压输出Vout之处产生一输出电压。一补偿网络是耦接在所述电压输出Vout与所述双重差动输入级的输出之间。

【技术实现步骤摘要】
【专利说明】远程的差动电压感测本专利技术要求美国在先申请的申请日为2014年8月26日、申请号为62/042,104的优先权,和申请日为2015年4月22日、申请号为14/692,979的优先权。
本专利技术涉及远程的差动电压感测电路、包含远程的差动电压感测电路的系统、以及用于产生一输出电压(Vout)是等于一输入电压(Vin)加上或是减去在一远程的接地(Rgnd)与一本地的接地(Agnd)之间的一差值的方法。
技术介绍
电性系统(亦可被称为电性装置)通常包含一硅接地以及一远程的接地两者。该娃接地(亦可被称为一本地的接地、一模拟接地、或是Agnd)是和一晶粒或芯片相关的接地。所述远程的接地(亦可被称为Rgnd、一返回接地、或是Rrtn)是和所述晶粒或芯片被附接到的一印刷电路板(PCB)相关的接地。为了改善这种系统的正确性,远程的差动电压感测电路(有时或者被称为差动的远程电压感测电路)是经常被利用。图1是描绘一已知远程的差动电压感测电路102,其包含两个放大器AMP1及AMP2、以及两个电阻分压器,以达成远程的感测。所述电阻分压器中的一个包含电阻器R0及R1,并且所述电阻分压器中的另一个包含电阻器R2及R3。在图1中的远程的差动电压感测电路102的两个输入是Vin及Rgnd,并且所述远程的差动电压感测电路102的输出是Vout,其中Vout = Vin+Rgnd-Agndo图1的已知的远程的差动电压感测电路102实质是作用为一模拟计算电路。和图1的已知的远程的差动电压感测电路102相关的缺点是其占用比所期望的更多的硅面积,其消耗比所期望的更大的功率(因为其包含两个放大器),并且其具有一大于所期望的电压偏移(V0S)误差。更明确地说,VOS = V0S1+2*V0S2,其中V0S1是和所述第一放大器(AMP1)相关的电压偏移误差,V0S2是和所述第二放大器(AMP2)相关的电压偏移误差,并且V0S是由图1的远程的差动电压感测电路102所引起的总电压偏移误差。为了降低功率消耗、缩减硅面积、以及降低所述电压偏移误差,并联的互导(transconductance, Gm)级可被利用以差动感测一远程的信号。这种拓扑的一个例子是被描绘在图2中。更明确地说,图2是描绘一种远程的差动电压感测电路202,其中所述远程的差动电压感测电路202的三个输入是Vin、Rgnd以及Agrnd,并且所述远程的差动电压感测电路202的输出是Vout,其中Vout = Vin+Rgnd-Agndo和图2的远程的差动电压感测电路202相关的缺点是其需要在所述两个输入对之间的非常良好的匹配,由于接地作为输入会有一共模范围的限制,其仍然消耗比所期望的更大的功率,并且其仍然具有一大于所期望的电压偏移(V0S)误差。
技术实现思路
为解决上述技术问题,本专利技术的实施例提供一种包含一电压输入Vin以及一电压输出Vout的远程的差动电压感测电路,包括:一双重差动输入级,所述双重差动输入级包含与一共闸极或是共基极的差动输入级并联的一共源极或是共集极的差动输入级;其中所述共源极或是共集极的差动输入级是具有差动输入,其中的一差动输入是耦接至所述电压输入Vin,并且其中的另一差动输入是耦接至所述电压输出Vout ;并且其中所述共闸极或是共基极的差动输入级是具有差动输入,其中的一差动输入是親接至一本地的接地Agnd,并且其中的另一差动输入是親接至一远程的接地Rgnd。优选的,所述的远程的差动电压感测电路进一步包括:一输出级,所述输出级是通过所述双重差动输入级的一输出而被驱动并且在所述电压输出Vout之处产生一输出电压。进一步的,所述的远程的差动电压感测电路进一步包括:一补偿网络,所述补偿网络耦接在所述电压输出Vout与所述双重差动输入级的所述输出之间。进一步的,所述补偿网络是包含一串联连接在所述电压输出Vout与所述双重差动输入级的所述输出之间的电容器以及电阻器。优选的,所述的远程的差动电压感测电路,进一步包括:一第一电流源,所述第一电流源偏压所述双重差动输入级;以及一第二电流源,所述第二电流源偏压所述输出级。优选的,所述共闸极或是共基极的差动输入级的所述差动输入耦接至所述本地的接地Agnd以及所述远程的接地Rgnd,使得Vout = Vin+Rgnd-Agndo优选的,所述共闸极或是共基极的差动输入级的所述差动输入是耦接至所述本地的接地Agnd以及所述远程的接地Rgnd,使得Vout = Vin-Rgnd+Agnd。本专利技术的实施例还提供一种包含一电压输入Vin以及一电压输出Vout的远程的差动电压感测电路,包括:—第一晶体管(MpO或QpO),所述第一晶体管(MpO或QpO)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径,所述第一晶体管(MpO或QpO)的所述控制端子(闸极或基极)是耦接至所述电压输入Vin;一第二晶体管(Mpl或Qpl),所述第二晶体管(Mpl或Qpl)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径,所述第二晶体管(Mpl或Qpl)的所述控制端子(闸极或基极)是耦接至所述电压输出Vout,并且所述第二晶体管(Mpl或Qpl)的所述第二电流路径端子(源极或射极)是耦接至所述第一晶体管(MpO或QpO)的所述第二电流路径端子(源极或射极);一第三晶体管(Mn3或Qn3),所述第三晶体管(Mn3或Qn3)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径,所述第三晶体管(Mn3或Qn3)的所述第一电流路径端子(汲极或集极)是耦接至所述第一晶体管(MpO或QpO)的所述第一电流路径端子(汲极或集极),并且所述第三晶体管(Mn3或Qn3)的所述第二电流路径端子(源极或射极)是耦接至一本地的接地Agnd ;—第四晶体管(Mn2或Qn2),所述第四晶体管(Mn2或Qn2)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径,所述第四晶体管(Mn2或Qn2)的所述控制端子(闸极或基极)以及所述第一电流路径端子(汲极或集极)是耦接在一起并且耦接至所述第二晶体管(Mpl或Qpl)的所述第一电流路径端子(汲极或集极),并且所述第四晶体管(Mn2或Qn2)的所述第二电流路径端子(源极或射极)是耦接至一远程的接地Rgnd,所述第四晶体管(Mn2或Qn2)的所述控制端子(闸极或基极)亦耦接至所述第三晶体管(Mn3或Qn3)的所述控制端子(闸极或基极);—第五晶体管(Mn5或Qn5),所述第五晶体管(Mn5或Qn5)具有一控制端子(闸极或基极)以及一包含一第一电流路径端子(汲极或集极)以及一第二电流路径端子(源极或射极)的电流路径,所述第五晶体管(Mn5或Qn5)的所述控制端子(闸极或基极)是耦接至所述第一晶体管(MpO或QpO)以及所述第三晶体管(Mn3或Qn3)的所述耦接在一起的第一电流路径端子(汲极或集极),所述第五晶体管(Mn5或Qn5)的所述第一电流路径端子(汲极或集极)是耦接至所述电压本文档来自技高网
...

【技术保护点】
一种包含一电压输入Vin以及一电压输出Vout的远程的差动电压感测电路,其特征在于,包括:一双重差动输入级,所述双重差动输入级包含与一共闸极或是共基极的差动输入级并联的一共源极或是共集极的差动输入级;其中所述共源极或是共集极的差动输入级是具有差动输入,其中的一差动输入是耦接至所述电压输入Vin,并且其中的另一差动输入是耦接至所述电压输出Vout;并且其中所述共闸极或是共基极的差动输入级是具有差动输入,其中的一差动输入是耦接至一本地的接地Agnd,并且其中的另一差动输入是耦接至一远程的接地Rgnd。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:陈微张欣格林·乐夫彼得·J·摩尔
申请(专利权)人:英特希尔美国公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1