一种自检测噪声滤波电路制造技术

本发明专利技术公开了一种自检测噪声滤波电路，包括第一电阻、第一电容、第一NMOS管、两个窗口电压比较器及延迟合并电路，第一NMOS管和第一电阻串联，经第一电容接地后构成低通滤波器通路，两个窗口电压比较器对滤波器的输入电压和输出电压进行比较以得到延迟合并电路的两输入信号，延迟合并电路输出一控制信号，该控制信号对第一NMOS管的栅端进行控制。与现有技术相比，本发明专利技术是在普通一阶低通电阻电容滤波器的基础上，串联一个NMOS管，同时使用窗口电压比较器和延时合并电路对滤波器的输入输出压差进行检测和延迟处理，其输出用于控制NMOS管，从而在芯片内实现了较低的低通滤波器频率拐角，对低频噪声更好地滤除，消除了片外电容的使用，减少了一个外挂电容引脚，同时避免了片上高阻节点易受干扰的缺陷，降低了封装和生产成本。

【技术实现步骤摘要】

本专利技术涉及集成电路的电源管理
，特别是涉及一种用于低压差线性稳压 器的自检测噪声滤波电路。
技术介绍
大多数电子设备都需要稳压电路才能正常工作。一般地，基于半导体的电子设备 通常工作电压相当低，而且不同电路的工作电压有所不同，比如集成电路内核电压为1.2V、 1. 8V，而接口电压则为2. 5V或3. 3V。如果电路的工作电压超出正常范围，电路工作会失常， 并可能永久损坏电路。 请参考图1，目前典型的低压差线性稳压器包含一个电压参考Vref，一个误差放 大器，一个输出电流的功率管P1和电阻反馈网络。其中，误差放大器检测参考电压和反馈 电压的差值，并用于控制功率管，从而使得输出电压稳定在合适范围内。 然而，在射频电路的实际应用中，往往对低压差线性稳压器的输出噪声有严格的 要求，尤其是给压控振荡器、低噪声放大器等电路供电时，低压差线性稳压器的输出噪声会 直接恶化噪声系数和相噪等关键指标。此时，需要对低压差线性稳压器的噪声进行特别优 化，减小参考电压（即Vref)通路、误差放大器的噪声贡献，从而需要增加一个噪声滤波器 (如图1所示）。 具体地，图2中给出了典型的噪声滤波器。电阻R1和电容C1构成了一阶低通滤 波器，其输入到输出的传递函数为 由式1可知，低通滤波器的_3dB拐角带宽与电阻R1和电容C1的乘积成反比。为 了减小低通滤波器带宽，以便滤除更多的低频噪声，需要增大R1和C1。这时往往有两个途 径：一是增大电容C1，由于芯片内部难以获得更大的电容值，往往需要外挂滤波电容，意味 着需要增加一个引脚；二是增大电阻R1，这既会增加芯片面积，同时由于电阻R1很大，使 得滤波器的输出节点成为高阻节点，容易受到干扰的影响而不能有效恢复。
技术实现思路
本专利技术的目的是提供一种具有自检测功能的噪声滤波电路以解决上述技术问题。 为解决上述技术问题，本专利技术采用的技术方案如下： 提供一种自检测噪声滤波电路，用于低压差线性稳压器，除包括第一电阻及第一 电容外，该滤波电路还包括第一NM0S管、两个窗口电压比较器及延迟合并电路。输入电压 分别输入第一NM0S管的源极和两个窗口电压比较器的一输入端，第一N0MS管的漏极经第 一电阻后输出电压，输出电压分别输入两个窗口电压比较器的另一输入端，两个窗口电压 比较器的输出端连接延迟合并电路的输入端，延迟合并电路的输出端连接第一NM0S管的 栅极，第一电阻的另一端连接第一电容后接地，两个窗口电压比较器对自检测滤波器电路 的输入电压和输出电压进行比较以得到延迟合并电路的两输入信号，延迟合并电路进行处 理后得到一控制信号，通过该控制信号对第一NMOS管的栅极进行控制。 与现有技术相比，本专利技术是在普通一阶低通电阻电容滤波器的基础上，串联一个 NM0S管，同时使用两个窗口电压比较器和延时合并电路对滤波器的输入输出压差进行检测 和延迟处理，其输出用于控制串联NM0S管，从而在芯片内实现了较低的低通滤波器频率拐 角，对低频噪声更好地滤除，消除了片外电容的使用，减少了一个外挂电容引脚，同时避免 了片上高阻节点易受干扰的缺陷，降低了封装和生产成本。 具体地，窗口电压比较器包括偏置电路、第一级电路、第二级电路、第三级电路以 及电流负载电路，偏置电路提供第一电流源并与第一级电路、第二级电路连接，第一级电路 和电流负载电路对窗口电压比较器的两个输入信号处理后输出至第二级电路，第二级电路 对其输入信号处理后输出至第三级电路，第三级电路对其输入信号放大后输出。 具体地，偏置电路包括第一电流源和第二N0MS管，第一电流源的一端连接电源， 第一电流源的另一端里连接第二NM0S管的漏极和第二级电路，第二NM0S管的漏极和栅极 相互连接，第二NM0S管的栅极与第三NM0S管的栅极连接，第三NM0S管的漏极连接第一级 电路，第二NM0S管的源极和第三NM0S管的源极接地。 具体地，第一级电路包括第四NM0S管及第五NM0S管，第四NM0S管及第五NM0S管 的漏极均与电流负载电路连接，第四NM0S管及第五NM0S管的源极均与第三NM0S管的漏极 连接，且第五NM0S管的漏极连接第二级电路。 较佳地，第一级电路具有恒定的失调电压，且第一级电路的失调量由第四NM0S管 及第五NM0S管的宽长比决定。 具体地，第二级电路包括第六NM0S管及第一PM0S管，第六NM0S管的栅极连接第 二NM0S管的漏极，第六NM0S管的源极接地，第六NM0S管的漏极连接第一PM0S管的漏极和 第三级电路，第一PM0S管的栅极连接电流负载电路，第一PM0S管的源极连接电源。 具体地，第三级电路为第一反相器。 具体地，电流负载电路包括第二PM0S管和第三PM0S管，第二PM0S管和第三PM0S 管的源极连接电源，第二PM0S管和第三PM0S管的栅极相互连接后连接第一级电路，第二 PM0S管的漏极与栅极相互连接，第三PM0S管的漏极连接第一级电路及第二级电路。 具体地，延迟合并电路包括第二电容、第二电流源、第四PM0S管、第五PM0S管、第 七NM0S管、第八NM0S管及第二反相器，第二电流源的一端连接第七NM0S管及第八NM0S 管的源极，第二电流源的另一端接地，第二电容的两端分别连接第二反相器和地，第七NM0S 管的栅极连接第四PM0S管的栅极，第七NM0S管的漏极连接第四PM0S管的漏极和第二反相 器，所述第四PM0S管及第五PM0S管的漏极相互连接，第四PM0S管及第五PM0S管的源极接 电源，第五PM0S管的栅极连接第八NM0S管的栅极，第五PM0S管的漏极连接第八NM0S管的 漏极，延迟合并电路的两个输入分别送给第七NM0S管和第八NM0S管的栅极。 通过以下的描述并结合附图，本专利技术将变得更加清晰，这些附图用于解释本专利技术 的实施例。【附图说明】 图1为现有低压差线性稳压器电路图。 图2为传统噪声滤波器电路图。 图3为本专利技术自检测噪声滤波器电路图。 图4为本专利技术窗口电压比较器电路图。 图5为窗口电压比较器的输入输出图。 图6为本专利技术延迟合并电路图。 图7延迟合并时序图。【具体实施方式】 现在参考附图描述本专利技术的实施例，附图中类似的元件标号代表类似的元件。 请参考图3,本专利技术用于低压差线性稳压器的自检测噪声滤波电路包括NM0S管 N1、电阻R1、电容C1、窗口电压比较器1、窗口电压比较器2及延迟合并电路。参考电压Vref 从N1的源极输入，窗口电压比较器1和窗口电压比较器2对滤波器输入电压Vref和输出 电压Vref,fit进行比较，分别输出延迟合并电路的两输入信号nrst_hi和nrst_lo。延迟 合并电路对两输入信号nrst_hi和nrst_lo进行处理后得到控制信号vmosr，通过该控制信 号vmosr信号对滤波器的串联NM0S管N1进行控制。 具体地，输入电压Vref分别输入N1的源极和两个窗口电压比较器的一输入端，N1 的漏极经电阻R1后输出电压Vref，fit，输出电压Vref，fit分别输入两个窗口电压比较器 的另一输入端，两个窗口电压比较器的输出端连接延迟合并电路的两输入端，延迟合并电 路的输出端连接N1的栅极，电阻R1连接电容C1后接地。 具体地，基于图3,对其工作原理做如下说明：窗口电压比较本文档来自技高网...

【技术保护点】
一种自检测噪声滤波电路，用于低压差线性稳压器，包括第一电阻及第一电容，其特征在于：还包括第一NMOS管、两个窗口电压比较器及延迟合并电路，输入电压分别输入所述第一NMOS管的源极和两个所述窗口电压比较器的一输入端，所述第一NOMS管的漏极经所述第一电阻后输出电压，所述输出电压分别送入所述两个窗口电压比较器的另一输入端，所述两个窗口电压比较器的输出端连接所述延迟合并电路的输入端，所述延迟合并电路的输出端连接所述第一NMOS管的栅极，所述第一电阻连接所述第一电容后接地，所述两个窗口电压比较器对所述自检测噪声滤波电路的输入电压和输出电压进行比较以得到延迟合并电路的两输入信号，所述延迟合并电路进行处理以得到一控制信号，通过所述控制信号对所述第一NMOS管的栅极进行控制。

【技术特征摘要】

【专利技术属性】
技术研发人员：李正平，石磊，陈志坚，
申请(专利权)人：广州一芯信息科技有限公司，
类型：发明
国别省市：广东;44