本发明专利技术公开的一种基于FPGA的PCIE转SATA接口阵列的装置，包括FPGA芯片、硬盘阵列，其中FPGA芯片内部逻辑实现PCIE接口、SATA接口、DDR存储器接口，FPGA芯片通过PCIE接口与外部进行数据交互，通过SATA接口与硬盘阵列相连从而实现第一种数据缓存方式，通过DDR存储器接口与DDR存储器相连从而实现第二种数据缓存方式。本发明专利技术的装置，基于单片FPGA实现PCIE接口到SATA接口的转换，并且能够实现SATA接口的扩展功能。
【技术实现步骤摘要】
本专利技术涉及计算机总线接口转换领域，特别涉及一种基于FPGA的PCIE转SATA接口阵列的装置。
技术介绍
计算机网络技术迅猛发展，建立了多种多样的网络系统，带来了各种网络之间如何互连的问题，而且网络技术在不断发展，在进行标准化的同时产生了多样化，因此考虑异构网络的互连通信是不可避免的。在这个基础上提出了协议转换器。实际应用中许多设备采用的通信接口各不相同，由于各种通信结构的协议不兼容，使得异构网络之间的操作和信息交换难以进行。常用的协议转换器只能完成点对点的转换，协议之间的相互转换、一对多的接口扩展也是一个研究热点。PCIE (Peripheral Component Interconnect Express)是新一代的总线接口。早在2001年的春季，英特尔公司就提出了要用新一代的技术取代PCI总线和多种芯片的内部连接，并称之为第三代I/O总线技术。随后在2001年底，包括Intel、AMD、DELL、IBM在内的20多家业界主导公司开始起草新技术的规范，并在2002年完成，对其正式命名为PCIE。它采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，PCIE每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽。PCIE总线技术在当今新一代的存储系统已经普遍的应用。PCIE总线能够提供极高的带宽，来满足系统的需求。PCIE 3.0规范也已经确定，其编码数据速率，比同等情况下的PCIE 2.0规范提高了一倍，x32端口的双向速率高达32Gbps。SATA (Serial Advanced Technology Attachment)即串行高级技术附件。它是一种计算机总线，主要功能是用作主板和大量存储设备(如硬盘及光盘驱动器)之间的数据传输之用。这是一种完全不同于并行 PATA(Parallel Advanced Technology Attachment)的新型硬盘接口类型，由于采用串行方式传输数据而得名。SATA总线使用嵌入式时钟信号，具备了更强的纠错能力，与以往相比其最大的区别在于能对传输指令(不仅仅是数据)进行检查，如果发现错误会自动矫正，这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简单、支持热插拔的优点，目前，SATA分别有SATA 1.0速率为1.5Gbit/s、SATA2.0速率为3Gbit/s和SATA3.0速率为6Gbit/s三种规格。未来将有更快速的SATA Express规格。
技术实现思路
本专利技术的目的在于克服现有技术的缺点与不足，提供一种基于FPGA的PCIE转SATA接口阵列的装置。本专利技术的目的通过以下的技术方案实现:一种基于FPGA的PCIE转SATA接口阵列的装置，包括FPGA芯片、硬盘阵列，其中FPGA芯片内部逻辑实现PCIE接口、SATA接口、DDR(DoubIe Data Rate)存储器接口，FPGA芯片通过PCIE接口与外部进行数据交互，通过SATA接口与硬盘阵列相连从而实现第一种数据缓存方式，通过DDR存储器接口与DDR存储器相连从而实现第二种数据缓存方式。所述的FPGA芯片包括PCIE控制器、硬盘阵列控制器、接口转换控制器和DDR控制器，各个控制器通过内部互联自定义MBUS (Master Bus)总线连接。所述的PCIE控制器提供PCIE接口与外部进行数据交互，采用PCIE总线实现高速数据的传输，提供收发器、时钟同步、复位逻辑和标准的工业数据总线接口 ；PCIE总线支持xl、x2、x4、x8、xl6通道，具体根据所挂的SATA接口数量所需的带宽和所选的FPGA芯片支持的PCIE通道数决定。每个PCIE通道的工作方式为全双工，传输速率最高可达128Gb/s，能达到系统对速率的要求。根据收发器的动态配置功能，可以实现对PCIE 1.0、PCIE 2.0和PCIE 3.0协议的支持，提高系统的灵活性。所述的硬盘阵列控制器由多个的SATA控制单元组成，一个SATA控制单元对应硬盘阵列的一个硬盘，SATA控制单元的SATA协议分四层实现:应用层(Applicat1n Layer)、传输层(Transport Layer)、链路层(Link Layer)和物理层(Physical Layer) ;SATA 控制单元支持SATA命令解析，包括对命令块寄存器的访问和控制，SATA接口根据硬盘接口的标准，速率自协商支持SATA1.0标准、SATA2.0标准和SATA3.0标准。硬盘阵列控制器最多支持16个SATA接口，由于每个SATA接口的最大访问地址为48位，则最大的访问地址空间为52位，高4位用来表示16个硬盘空间，能实现海量的数据存储。阵列控制器的每个接口独立控制，以提高系统的工作效率。所述的接口转换控制器外接MBUS接口实现与PCIE控制器、硬盘阵列控制器、DDR控制器之间的数据交互，内部实现PCIE侧的读写管理，并根据读写控制将数据读出和写入DDR存储器；由PCIE侧的读写命令，产生SATA的管理指令，从而实现SATA侧的读写管理，同时实现PCIE、SATA的地址管理和两个接口的地址映射功能。所述的DDR控制器实现PCIE接口和SATA接口的数据缓存，DDR控制器采FPGA逻辑实现，模块引入ECC(Error Correcting Code)纠错机制。纠错机制的引入能够提高DDR控制器的稳定性。本专利技术与现有技术相比，具有如下优点和有益效果:本专利技术基于FPGA硬件控制技术可以实现同时对多个硬盘进行高速存取；基于SATA接口的磁盘阵列可实现数据的海量、高速存储；基于DDR的高速缓存管理可以充分保证采集数据的稳定可靠；高速PCIE接口技术可以很方便的实现与用户的直接物理对接。本专利技术硬件集成度高，可靠性好。该方法具有实时性好、可靠性高的特点，可以实现PCIE接口对硬盘阵列的控制，方便用户对硬盘阵列的读写控制。【附图说明】图1为本专利技术所述的一种基于FPGA的PCIE转SATA接口阵列的装置的结构框图。图2为图1所述装置的硬盘阵列控制器的逻辑组成框图。图3为图1所述装置的PCIE控制器的逻辑组成框图。图4为图1所述装置的自定义MBUS写接口的时序图。图5为图1所述装置的自定义MBUS读接口的时序图。【具体实施方式】下面结合实施例及附图对本专利技术作进一步详细的描述，但本专利技术的实施方式不限于此。如图1，一种基于FPGA的PCIE转SATA接口阵列的装置，包括FPGA芯片、硬盘阵列，其中FPGA芯片内部逻辑实现PCIE接口、SATA接口、DDR(DoubIe Data Rate)存储器接口，FPGA芯片通过PCIE接口与外部进行数据交互，通过SATA接口与硬盘阵列相连从而实现第一种数据缓存方式，通过DDR存储器接口与DDR存储器相连从而实现第二种数据缓存方式。如图1，所述的FPGA芯片包括PCIE控制器、硬盘阵列控制器、接口转换控制器和DDR控制器，各个控制器通过内部互联自定义MBUS (Master Bus)总线连接。为了方便数据接口的统一和实现高效的数据转输，内部互连总线采用了自定义的MBUS接口，时序图如图4、图5所示，为提高总线的带宽和提高本文档来自技高网...
【技术保护点】
一种基于FPGA的PCIE转SATA接口阵列的装置，其特征在于：包括FPGA芯片、硬盘阵列，其中FPGA芯片内部逻辑实现PCIE接口、SATA接口、DDR存储器接口，FPGA芯片通过PCIE接口与外部进行数据交互，通过SATA接口与硬盘阵列相连从而实现第一种数据缓存方式，通过DDR存储器接口与DDR存储器相连从而实现第二种数据缓存方式。
【技术特征摘要】
【专利技术属性】
技术研发人员：王将，
申请(专利权)人：广州慧睿思通信息科技有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。