本发明专利技术涉及通信领域，具体提供一种FPGA管脚加载复用装置，旨在解决现有FPGA加载方式导致管脚浪费的问题。为此目的，本发明专利技术的FPGA管脚加载复用装置包括烧录通道芯片，所述烧录通道芯片用于从硬盘接收程序并且将接收到的程序烧录到FPGA上，其特征在于，所述FPGA管脚加载复用装置还包括设置在所述烧录通道芯片与所述FPGA之间的驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。本领域技术人员能够理解的是，本发明专利技术的技术方案使烧录专用管脚能够被复用，不仅提高了加载速度，还最大限度地解决了管脚资源紧张的问题。
【技术实现步骤摘要】
本专利技术涉及通信领域，具体提供一种FPGA管脚加载复用装置和方法。
技术介绍
FPGA (Field Programmable Gate Array)，即现场可编程门阵列，是在 PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以经过简单的综合与布局，快速地加载或烧录至FPGA上进行测试，是现代1C设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。目前，在加载FPGA相关芯片时，最常设计的方法是使用FPGA专用配置线一对一连接加载。具体而言，将相关配置管脚一对一连接完成后，通过控制相关时序及其他辅助加载配置线进行加载。然而，这种一一对应的加载或烧录会浪费FPGA管脚，使得如果FPGA管脚资源紧张的情况下，会出现管脚资源不够的现象，导致重新选型。
技术实现思路
为了解决前述问题，即为了解决现有FPGA加载方式导致管脚浪费的问题，本专利技术提供一种FPGA管脚加载复用装置，该装置包括烧录通道芯片，所述烧录通道芯片用于从硬盘接收程序并且将接收到的程序烧录到FPGA上，其特征在于，所述FPGA管脚加载复用装置还包括设置在所述烧录通道芯片与所述FPGA之间的驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。在上述FPGA管脚加载复用装置的优选实施方式中，所述驱动控制芯片包括多个控制开关，所述驱动控制芯片通过控制所述控制开关来控制所述驱动控制芯片两端的烧录数据线的打开和关闭。在上述FPGA管脚加载复用装置的优选实施方式中，所述驱动控制芯片通过data 数据线连接在所述烧录通道芯片与所述FPGA之间，所述驱动控制芯片通过控制所述控制开关来控制data数据线的打开和关闭。在上述FPGA管脚加载复用装置的优选实施方式中，所述驱动控制芯片是通用驱动芯片或专用驱动芯片。在上述FPGA管脚加载复用装置的优选实施方式中，所述烧录通道芯片是通用烧录芯片或专用烧录芯片。根据本专利技术的另一个方面，提供一种FPGA管脚加载复用方法。该方法包括下列步骤:通过烧录通道芯片从硬盘接收程序并将接收到的程序烧录到FPGA上；其特征在于，所述FPGA管脚加载复用方法还包括下列步骤:在所述烧录通道芯片与所述FPGA之间设置驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。在上述FPGA管脚加载复用方法的优选实施方式中，所述驱动控制芯片包括多个控制开关，所述驱动控制芯片通过控制所述控制开关来控制所述驱动控制芯片两端的烧录数据线的打开和关闭。在上述FPGA管脚加载复用方法的优选实施方式中，所述驱动控制芯片通过data 数据线连接在所述烧录通道芯片与所述FPGA之间，所述驱动控制芯片通过控制所述控制开关来控制data数据线的打开和关闭。在上述FPGA管脚加载复用方法的优选实施方式中，所述驱动控制芯片是通用驱动芯片或专用驱动芯片。在上述FPGA管脚加载复用方法的优选实施方式中，所述烧录通道芯片是通用烧录芯片或专用烧录芯片。本领域技术人员容易理解的是，由于采用了上述结构或操作步骤，本专利技术的装置和方法增设了一个驱动控制芯片，通过控制该驱动控制芯片的控制端来直接控制各烧录数据线的打开和关闭，当驱动控制芯片处于打开状态时，则可进行程序烧录，否则就无效而作为普通管脚供用作其他用途。因此，本专利技术的装置和方法能够在不另外占用FPGA烧录管脚的情况下将程序烧录完成，避免了现有技术的管脚浪费和重新选型问题。【附图说明】图1是现有技术的FPGA管脚加载装置的结构图；图2是根据本专利技术的FPGA管脚加载复用装置的结构图。【具体实施方式】下面参照附图来描述本专利技术的优选实施方式。本领域技术人员应当理解的是，这些实施方式仅仅用于解释本专利技术的技术原理，并非旨在限制本专利技术的保护范围。首先参照图1，该图是现有技术的FPGA管脚加载装置的结构图。结合
技术介绍
部分所述，在现有技术的FPGA加载方式中，烧录通道芯片20用来传输硬盘内部存储的程序10，data数据线用于向FPGA器件30进行程序传输，从而完成数据加载或者烧录。然而，如上所述，这种方式存在管脚浪费问题。下面参阅图2，该图是根据本专利技术的FPGA管脚加载复用装置的结构图。与现有技术不同，本专利技术的FPGA管脚加载复用装置增设了驱动控制芯片400，用于实现FPGA管脚的复用。具体而言，如图2所示，硬盘用来存储即将烧录到FPGA器件300的程序100，烧录通道芯片200用来传输硬盘内部存储的程序100，驱动控制芯片400设置在烧录通道芯片200与FPGA器件300之间，用于控制烧录数据线的打开和关闭。更具体地，驱动控制芯片400包括用于data数据线的多个控制开关，当程序100处于烧录状态的时候，则data数据线的开关打开从而进行程序传输，否则，所述开关就关闭以便将驱动控制芯片400两端的数据线隔离开。当程序加载完成后，关闭该驱动控制芯片400的使能控制端，此时，与FPGA器件300相关的专用加载数据线已经被芯片400隔离开，所以，可以当做普通输入输出端口使用了，可以同其他IC500进行正常通讯。应当指出的是，上述烧录通道芯片和驱动控制芯片不限于任何特定的形式，在能够进行程序烧录的前提下，所述烧录通道芯片可以采用任何适当的形式，例如通用烧录芯片或专用烧录芯片。同样，所述驱动控制芯片也可以采用任何适当的形式，例如通用驱动芯片或专用驱动芯片。此外，尽管上文描述的是data数据线，但是这并不限制性的，在能够进行烧录程序传输的前提下，所述数据线可以采用其他形式。本领域技术人员容易理解的是，尽管结构简单，但本专利技术的技术方案使烧录专用管脚能够被复用，不仅提高了加载速度，还最大限度地解决了管脚资源紧张的问题。至此，已经结合附图所示的优选实施方式描述了本专利技术的技术方案，但是，本领域技术人员容易理解的是，本专利技术的保护范围显然不局限于这些【具体实施方式】。在不偏离本专利技术的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本专利技术的保护范围之内。【主权项】1.一种FPGA管脚加载复用装置包括烧录通道芯片，所述烧录通道芯片用于从硬盘接收程序并且将接收到的程序烧录到FPGA上， 其特征在于，所述FPGA管脚加载复用装置还包括设置在所述烧录通道芯片与所述FPGA之间的驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。2.根据权利要求1所述的FPGA管脚加载复用装置，其特征在于，所述驱动控制芯片包括多个控制开关，所述驱动控制芯片通过控制所述控制开关来控制所述驱动控制芯片两端的烧录数据线的打开和关闭。3.根据权利要求1或2所述的FPGA管脚加载复用装置，其特征在于，所述驱动控制芯本文档来自技高网...
【技术保护点】
一种FPGA管脚加载复用装置包括烧录通道芯片，所述烧录通道芯片用于从硬盘接收程序并且将接收到的程序烧录到FPGA上，其特征在于，所述FPGA管脚加载复用装置还包括设置在所述烧录通道芯片与所述FPGA之间的驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。
【技术特征摘要】
【专利技术属性】
技术研发人员：李竞航，汪雷，黄少杰，
申请(专利权)人：北京浩瀚深度信息技术股份有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。