本发明专利技术属于信号处理领域，具体涉及一种多域信号的联合采集与显示处理、多域参数同步分析平台，包括ADC、成像存储器、FPGA芯片、LCD显示屏和MCU处理器，所述的ADC、成像存储器、LCD显示屏、MCU处理器分别与FPGA芯片连接；所述的FPGA芯片上集成有波形存储器、成像引擎、LCD叠加器和频谱分析引擎，所述的波形存储器分别与ADC、成像引擎和频谱分析引擎连接，所述的LCD叠加器分别与成像引擎、频谱分析引擎和LCD显示屏连接。本发明专利技术的多域信号的联合采集与显示处理、多域参数同步分析平台，在采集数据中移动分析时间，为调试模拟和数字混合设计提供了理想的码型触发和状态触发功能，实现只需在一个平台下即可完成测试。
【技术实现步骤摘要】
本专利技术属于信号处理领域，具体涉及一种多域信号的联合采集与显示处理、多域参数同步分析平台。
技术介绍
当前的测试仪器只能进行单一的信号采集与显示处理、参数分析功能，而目前发展趋势是混合测试仪器，可进行同步分析处理。混合域多域信号的联合采集与显示处理、多域参数同步分析成为关键技术。本专利技术提出的一种混合域示波器多域信号的联合采集与显示处理、多域参数同步分析平台，很好的解决了这些问题。
技术实现思路
本专利技术提供一种多域信号的联合采集与显示处理、多域参数同步分析平台，在采集数据中移动分析时间，为调试模拟和数字混合设计提供了理想的码型触发和状态触发功會K。为了实现上述目的，本专利技术采用如下技术方案:一种多域信号的联合采集与显示处理、多域参数同步分析平台，包括ADC、成像存储器、FPGA芯片、IXD显示屏和MCU处理器，所述的ADC、成像存储器、IXD显示屏、MCU处理器分别与FPGA芯片连接；所述的FPGA芯片上集成有波形存储器、成像引擎、LCD叠加器和频谱分析引擎，所述的波形存储器分别与ADC、成像引擎和频谱分析引擎连接，所述的LCD叠加器分别与成像引擎、频谱分析引擎和LCD显示屏连接；所述波形存储器，用于存储经ADC转换后的波形数据；所述成像引擎，用于读取波形存储器中的波形数据，进行插值后将其映射到成像存储器中；所述频谱分析引擎，用于读取波形存储器中的波形数据，进行变换并测得波形相关参数；所述IXD叠加器，用于将成像存储器中的快照直接送往IXD ;所述的MCU处理器上集成⑶I处理器；所述⑶I处理器，用于对MCU处理器上输入的⑶I信息进行处理。优选地，所述的FPGA芯片的型号为EP4CE115F29。优选地，所述的MCU处理器的型号为STM32F2X。优选地，所述的LCD显示屏的型号为LCBFBLB61V4。本专利技术的多域信号的联合采集与显示处理、多域参数同步分析平台，在采集数据中移动分析时间，为调试模拟和数字混合设计提供了理想的码型触发和状态触发功能，实现只需在一个平台下即可完成测试。【附图说明】图1为本专利技术的模块结构示意图。【具体实施方式】下面结合实施例对本专利技术的内容作进一步叙述。—种多域信号的联合采集与显示处理、多域参数同步分析平台，包括ADC、成像存储器、FPGA芯片、IXD显示屏和MCU处理器，所述的ADC、成像存储器、IXD显示屏、MCU处理器分别与FPGA芯片连接；所述的FPGA芯片上集成有波形存储器、成像引擎、IXD叠加器和频谱分析引擎，所述的波形存储器分别与ADC、成像引擎和频谱分析引擎连接，所述的LCD叠加器分别与成像引擎、频谱分析引擎和LCD显示屏连接；所述波形存储器，用于存储经ADC转换后的波形数据；所述成像引擎，用于读取波形存储器中的波形数据，进行插值后将其映射到成像存储器中；所述频谱分析引擎，用于读取波形存储器中的波形数据，进行变换并测得波形相关参数；所述IXD叠加器，用于将成像存储器中的快照直接送往IXD ;所述的MCU处理器上集成⑶I处理器；所述⑶I处理器，用于对MCU处理器上输入的⑶I信息进行处理。其中，所述的FPGA芯片的型号为EP4CE115F29。所述的MCU处理器的型号为STM32F2X。所述的LCD显示屏的型号为LCBFBLB61V4。混合域示波器在示波器的基础上新增了 16条数字通道和I条RF通道。这些通道紧密集成到示波器的用户界面中，简化了操作，可以更简便地解决混合信号问题，多种功能的并行操作将给实际工作带来很大的好处。在逻辑通道和任何模拟通道同时启动时，示波器画面会分成两个视图。画面上半部分是时域的传统示波器显示，画面的下半部分是数据输入的数字域显示。如总线显示一可以更高级地组合查看构成总线的各个信号(时钟，数据，码片启用，等)，可以更加简便地识别分组在哪里开始和结束，识别地址、数据、标识符、CRC等子分组成。在仪器中，可以在采集数据中移动分析时间，为调试模拟和数字混合设计提供了理想的码型触发和状态触发功能。当频谱分析仪通道和任何模拟或数字通道同时打开时，示波器显示画面会分成两个视图。画面上半部分是时域的传统示波器视图，下半部分是频谱分析仪输入的频域视图。频域视图并不单是仪器中模拟通道或数字通道的FFT，而是从频谱分析仪输入采集的频谱。另一个主要差别是，对于传统示波器FFT，通常可以获得所需的FFT显示视图，或者感兴趣的其他时域信号的所需视图，但不能二者同时兼得。这是因为传统示波器只有一个采集系统，使用一套用户设置(如记录长度、取样速率及每格时间等)来驱动所有数据视图。频谱分析仪有自己的采集系统，它是独立的采集系统，但与模拟通道和数字通道采集系统在时间上相关。这样可以每个域实现最优配置，为所有感兴趣的模拟、数字和射频信号提供完整的时间相关系统视图。频域视图内显示的频谱取自时域视图内橙色短条所指示的时间周期，也称为频谱时间。在采集数据中移动频谱时间，观察射频频谱怎样随时间变化。在仪器实时运行或在停止采集时，都可以进行这一操作。系统提供的时域和频域之间的强大联系。由于宽捕获带宽及能够在整个采集中移动频谱时间，这种单次捕获包括的频谱内容相当于传统频谱分析仪大约1500种独特测试设置和采集得到的频谱内容。可以把两个域中的事件关联起来，观察两个域之间的交互，或测量两个域之间的时延，进而迅速了解电路的运行情况。为了处理现代射频应用随时间变化的特点，还需增加一个与模拟通道、数字通道和频谱分析仪通道全面集成的触发采集系统。这就是说，一个触发事件协调所有通道中的采集，可以在关心的时域事件发生的具体时点上捕获频谱。它提供了一套完善的时域触发功能，包括边沿触发、顺序触发、脉宽触发、超时触发、欠幅脉冲触发、逻辑触发、建立时间/保持时间违规触发、上升时间/下降时间触发、视频触发及各种并行和串行总线数据包触发。此外，可以触发频谱分析仪输入的功率电平。对示波器功能来说，其处理量最大的极端情况是使用最高采样率连续采样、存储、显示，并同时进行波形插值、谱分析和光标测量。此时FPGA和MCU的工作过程如图1所示。示波器的实现分为采样、成像、波形分析、显示叠加和⑶I处理四个主要部分。其中，采样过程将来自ADC的数据采入波形存储器，成像过程读出波形数据，进行插值后将其映射到成像存储器中，波形分析过程对波形进行适当的变换(如FFT)并测得波形相关参数，显示叠加过程将成像存储器中的快照直接送往LCD。以上三个过程均在FPGA内部并行完成。MCU所负责的仅仅是基本的⑶I处理。逻辑分析仪硬件电路复杂，工作频率高，对时序要求严格，在研制和调试过程中需要做许多改动。很显然，使用分离的专用逻辑门控器件不能很好满足实际需要，为了保证系统能正常稳定的工作，采用FPGA芯片来实现主要控制电路，主要控制逻辑在FPGA中实现频谱分析模块RF时域的轨迹可以显示RF输入信号的振幅、频率或相位随时间的变化。这使得特征化调频、建立时间，以及其他系统元器件和活动相关的RF事件时间变得更加容易。RF时域轨迹与模拟、数字和串行/并行总线解码波形在同一窗口中显示，能即时观察器件的工作状况。【主权项】1.一种多域信号的联合采集与显示处理、多域参数同步分析平台，其特征在于:包括ADC、成像存储器、FPGA芯片、IXD显示屏和本文档来自技高网...
【技术保护点】
一种多域信号的联合采集与显示处理、多域参数同步分析平台，其特征在于：包括ADC、成像存储器、FPGA芯片、LCD显示屏和MCU处理器，所述的ADC、成像存储器、LCD显示屏、MCU处理器分别与FPGA芯片连接；所述的FPGA芯片上集成有波形存储器、成像引擎、LCD叠加器和频谱分析引擎，所述的波形存储器分别与ADC、成像引擎和频谱分析引擎连接，所述的LCD叠加器分别与成像引擎、频谱分析引擎和LCD显示屏连接；所述波形存储器，用于存储经ADC转换后的波形数据；所述成像引擎，用于读取波形存储器中的波形数据，进行插值后将其映射到成像存储器中；所述频谱分析引擎，用于读取波形存储器中的波形数据，进行变换并测得波形相关参数；所述LCD叠加器，用于将成像存储器中的快照直接送往LCD；所述的MCU处理器上集成GUI处理器；所述GUI处理器，用于对MCU处理器上输入的GUI信息进行处理。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘礼伟，冯太明，
申请(专利权)人：江苏绿扬电子仪器集团有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。