一种宽带低噪声调频信号源制造技术

本发明专利技术公开了一种宽带低噪声调频信号源，其中高稳时钟模块具备两路时钟信号输出，第一路时钟信号输出直接连接至DDS模块的参考时钟端，第二路时钟信号连接功分器的输入端；功分器将第二路时钟信号一分为二并通过两个输出端分别进行输出，其中一路输出至DDS配置模块；DDS配置模块输出配置信号至DDS模块，DDS模块接收到配置信号之后，利用相位合成以及查表法产生调频信号并通过波形输出端进行输出；波形输出端分别通过低噪声放大器连接至第一锁相环电路和第二锁相环电路；第一锁相环电路的输出作为发射本振；第二锁相环电路的输出作为接收本振。该信号源能够满足对宽带调频信号源的高线性度、低相噪的需求。

【技术实现步骤摘要】

本专利技术属于雷达系统
，涉及一种专门用于产生高性能宽带调频信号源的先进技术。
技术介绍
宽带低噪声调频信号源主要应用于通信、雷达等系统，具有广阔的应用前景。在雷达领域，宽带低噪声调频信号源能够为雷达提供高距离分辨率，从而增强雷达的目标识别能力。随着雷达和通信技术的不断发展，对信号源的调频线性度、相位噪声等多种指标提出了越来越高的要求。基于宽带信号产生的技术研究已成为主要的研究热点，目前国内外的实现方式主要是应用基于全数字技术的直接数字合成(DDS)方法，DDS也因其极快的变频速度、极高的频率分辨率、连续的变频相位、较低的相位噪声以及便于集成等优点广泛应用于各大系统中，在短短二十多年里便得到了迅猛发展。技术和工艺的不断进步也推动着DDS向高频、多功能方向发展。尽管数字器件的速度有了一定的改善，但仍不能满足微波毫米波雷达发射信号需求，特别是受到数模转换器(DAC)的制约。DDS的输出信号难以直接应用到微波及更高波段，故而一定要在原有基础上再一次扩展DDS输出带宽和提高DDS的输出频率。目前，有多种方法可以提高DDS频率上限来达到扩展带宽的目的。总结起来有四大类:DDS结合上变频技术、DDS结合倍频技术、DDS和PLL组合合成、多路DDS并行输出。目前在中远距离雷达系统中多采用直接频率合成方式，即大量应用倍频、混频、滤波模块将时钟源频率转换到所需频点。可是采用这种方法得到的信号要经过多次倍频、混频才能运用在微波毫米波波段，这就增加了电路的复杂度，而且对信号质量也有一定的影响，因此此法只能在中频段才能取得较好的相噪和杂散指标。而锁相频率合成技术的优势在于具有宽的频带、低噪声以及很高的工作频率，但频率转换时间较长和频率分辨率较低是其最大的缺陷。
技术实现思路
有鉴于此，本专利技术提供了一种宽带低噪声调频信号源，该信号源能够满足对宽带调频信号源的高线性度、低相噪的需求。为了达到上述目的，本专利技术的技术方案为:包括高稳时钟模块、功分器、DDS配置模块、DDS模块、锁相环模块以及低噪声放大器。高稳时钟模块具备两路时钟信号输出，其中第一路时钟信号输出直接连接至DDS模块的参考时钟端，第二路时钟信号连接功分器的输入端。功分器将第二路时钟信号一分为二并通过两个输出端分别进行输出，功分器的其中一个输出端连接DDS配置模块的参考时钟端。DDS配置模块通过一个配置输出端输出配置信号，该配置输出端连接至DDS模块的配置输入端。DDS模块还具有一个波形输出端；DDS模块接收到配置信号之后，利用相位合成以及查表法由配置信号产生调频信号并通过波形输出端进行输出。锁相环模块具有第一锁相环电路和第二锁相环电路；其中波形输出端分别通过低噪声放大器连接至第一锁相环电路和第二锁相环电路；第一锁相环电路的输出作为发射本振；第二锁相环电路的输出作为接收本振。进一步地，第一锁相环电路和第二锁相环电路相同，均由鉴频鉴相器PFD、环路滤波器LF、压控振荡器VCO以及分频器组成；其中PFD、LF和VCO顺次连接；VC0的输出端一方面作为锁相环电路的输出端，另一方面通过分频器连接至PFD的其中一个输入端；PFD的另一输入端同时连接低噪声放大器的输出端。进一步地，由高稳时钟模块产生的两路时钟信号同步输出。有益效果:本信号源所采用的DDS具有频率转换速度快、频率和相位分辨能力高的技术优点。本专利技术在DDS输出的基础上，增加了 PLL电路，PLL具有频率高、频带宽以及频谱质量好的技术优点；因此所产生的信号调频线性度高，提高目标探测的精度；产生信号的相噪低，提高信号的信噪比；产生信号的时宽带宽积大，实现高距离分辨率；在线性调频连续波雷达系统中能够完成对远距离小目标的探测，具有分辨率高、作用距离远的效果。【附图说明】图1为宽带低噪声调频信号源示意图。【具体实施方式】下面结合附图并举实施例，对本专利技术进行详细描述。本实施例提出的宽带低噪声调频信号源，如图1所示，包括高稳时钟模块、功分器、DDS配置模块、DDS模块、锁相环模块、以及低噪声放大器；高稳时钟模块具备两路时钟信号输出，其中第一路时钟信号输出直接连接至DDS模块的参考时钟端，第二路时钟信号连接功分器的输入端；高稳时钟模块为DDS配置模块和DDS提供配置时钟，DDS配置模块通过编程语言对DDS进行控制并产生相应波形，DDS的输出信号经过低噪声放大后为PLL提供参考频率，通过DDS的输出频率和PLL的分频比的改变来实现PLL的输出频率，生成所需的信号源。由高稳时钟模块产生的两路时钟信号同步输出。功分器将第二路时钟信号一分为二并通过两个输出端分别进行输出，功分器的其中一个输出端连接DDS配置模块的参考时钟端；DDS配置模块通过一个配置输出端输出配置信号，该配置输出端连接至DDS模块的配置输入端，配置信号对DDS模块进行配置并产生所需调频信号；DDS配置模块是一种用户根据自身需要而自行构造逻辑功能的数字集成电路，在此信号源中主要对DDS进行编程配置，使其产生所需三角波信号。DDS模块除具备参考时钟端和配置输入端之外，还具有一个波形输出端；DDS模块接收到配置信号之后，利用相位合成以及查表法由配置信号产生符合调频信号的波形并通过波形输出端进行输出；DDS的原理是利用相位合成以及查表法产生特定波形。线性调频信号经过二次变化的相位通过直接数字合成法得到，具体过程中采用的是两级相位累加的结构，然后在ROM中查询相应的表，最后将查询结果通过D/A转化生成基带线性调频信号。波形输出端分别通过低噪声放大器连接至第一锁相环电路和第二锁相环电路；低噪声放大器的作用主要是在噪声系数很低的情况下对信号进行放大。第一锁相环电路的输出作为发射本振；第二锁相环电路的输出作为接收本振。第一锁相环电路和第二锁相环电路相同，如图1中所示，均由鉴频鉴相器PFD、环路滤波器LF、压控振荡器VCO以及分频器组成；其中PFD、LF和VCO顺次连接；VC0的输出端一方面作为锁相环电路的输出端，另一方面通过分频器连接至PFD的输入端；PFD的输入端同时连接低噪声放大器的输出端。锁相环的具体工作过程为压控振荡器的输出经过采集并分频，和基准信号同时输入鉴频鉴相器，鉴频鉴相器通过比较上述两个信号的频率差，输出一个直流电压，控制VCO，调节它的输出频率，经过此负反馈闭环回路，VCO的输出就会稳定于某一期望值。综上，以上仅为本专利技术的较佳实施例而已，并非用于限定本专利技术的保护范围。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。【主权项】1.一种宽带低噪声调频信号源，其特征在于，包括高稳时钟模块、功分器、DDS配置模块、DDS模块、锁相环模块以及低噪声放大器； 所述高稳时钟模块具备两路时钟信号输出，其中第一路时钟信号输出直接连接至所述DDS模块的参考时钟端，第二路时钟信号连接所述功分器的输入端； 所述功分器将第二路时钟信号一分为二并通过两个输出端分别进行输出，功分器的其中一个输出端连接所述DDS配置模块的参考时钟端； 所述DDS配置模块通过一个配置输出端输出配置信号，该配置输出端连接至所述DDS模块的配置输入端； 所述DDS模块还具有一个波形输出端；所述DDS模块接收到所述配置信号之后，利用相位合成以及查表法由本文档来自技高网...

【技术保护点】
一种宽带低噪声调频信号源，其特征在于，包括高稳时钟模块、功分器、DDS配置模块、DDS模块、锁相环模块以及低噪声放大器；所述高稳时钟模块具备两路时钟信号输出，其中第一路时钟信号输出直接连接至所述DDS模块的参考时钟端，第二路时钟信号连接所述功分器的输入端；所述功分器将第二路时钟信号一分为二并通过两个输出端分别进行输出，功分器的其中一个输出端连接所述DDS配置模块的参考时钟端；所述DDS配置模块通过一个配置输出端输出配置信号，该配置输出端连接至所述DDS模块的配置输入端；所述DDS模块还具有一个波形输出端；所述DDS模块接收到所述配置信号之后，利用相位合成以及查表法由所述配置信号产生调频信号并通过所述波形输出端进行输出；所述锁相环模块具有第一锁相环电路和第二锁相环电路；其中所述波形输出端分别通过低噪声放大器连接至第一锁相环电路和第二锁相环电路；所述第一锁相环电路的输出作为发射本振；第二锁相环电路的输出作为接收本振。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘峰，于腾，沈国松，王宝平，
申请(专利权)人：北京理工雷科电子信息技术有限公司，
类型：发明
国别省市：北京;11