用于存储系统中的数据硬化的方法和系统技术方案

一种存储系统(100)，以及在所述存储系统(100)中的数据硬化的方法，包含：配置成检测电源故障事件(302)的去毛刺模块(304)；被耦合到所述去毛刺模块(304)的写入页面模块(328)，所述写入页面模块(328)配置为基于所述电源故障事件(302)，执行高速缓存写入指令(324)以将来自高速缓存存储器(108)的高速缓存页面(330)发送到存储通道控制器(112)，其中所述高速缓存存储器(108)是易失性存储器；以及信号空模块(332)，其被耦合到所述写入页面模块(328)，所述信号空模块(332)配置为生成休眠信号(336)以关闭主机总线适配器(104)，其中所述主机总线适配器(104)与所述存储通道控制器(112)接口，以在所述主机总线适配器(104)和所述存储通道控制器(112)上电时，将所述高速缓存页面(330)写回到所述高速缓存存储器(108)。

【技术实现步骤摘要】
【国外来华专利技术】
本公开一般涉及一种存储系统，尤其是存储系统中的数据管理。
技术介绍
在计算机系统中的多种形式的长期存储装置包含，除了机电硬盘外，根植于半导体或其它存储技术的非易失性存储。与非(NOT-AND，NAND)快闪存储器是在固态存储装置中使用的非易失性存储器的一种形式。在快闪存储器的常见配置中，存储器单元以典型的行和列的方式来布置，具有用于访问单个单元的电路。那些存储器单元的数据存储元件(例如，晶体管)被配置成，在单级单元(Single Level Cell，SLC)的情况下拥有两个逻辑状态，或者在多级单元(Multi Level Cell，MLC)的情况下拥有两个以上的逻辑状态。快闪存储器单元重量轻，占用空间非常小，且比机电盘驱动器消耗更低的功率。构造具有这种类型存储器的存储系统容许比典型的机电盘驱动器高得多的带宽和每秒输入/输出操作(input/output operat1ns per second，1PS)。更重要的是，它特别坚固并且可以在非常高的温度范围操作。它将能承受反复跌落而无不良影响，而每次跌落都会破坏典型的机电硬盘驱动器。由快闪存储器表现出的一个问题是数据完整性，这是因为它不具有足够的数据保持性以提高用于数据硬化的数据完整性。因此，仍然需要可以优化操作且延长存储装置寿命的更好的数据管理设备。鉴于不断增长的商业竞争压力，以及提高的消费者预期和在市场上逐渐减小的有意义产品差异化的机会，找到这些问题的答案是很重要的。现有发展一直在寻找但没有找到这些问题的最优解决方案。因此，长期困扰着本领域技术人员的需要仍然存在。
技术实现思路
本公开覆盖存储系统以及在存储系统中的数据硬化的方法的各种实施例。在一个实现方式中，所述存储系统包含用于将高速缓存页面从适配器高速缓存存储器发送到存储通道控制器的模块。所述存储系统还包含用于生成休眠信号以关闭主机总线适配器的模块，所述主机总线适配器与所述存储通道控制器接口，以在所述主机总线适配器和所述存储通道控制器上电时，将所述高速缓存页面写回到所述高速缓存存储器。某些实施例具有附加于或者代替上述的那些步骤或元件的其他步骤或元件。该步骤或元件当参见附图时，从阅读下面详细的描述对本领域的技术人员将变得显而易见。这里描述的实施例是说明性的并且不应限制权利要求中叙述的要求本专利技术的范围。【附图说明】图1是在本公开的实施例中的具有数据硬化的存储系统。图2是存储通道控制器的示例性的硬件框图。图3是用于数据硬化事件的示例性的控制流程。图4是用于存储装置系统的总线接口和后端控制器操作的示例性流程。图5是在本公开进一步的实施例中，存储系统中的数据硬化的方法的流程图。【具体实施方式】下面的实施例以足够的细节描述以使本领域的技术人员能够制作和使用本专利技术。可以理解的是，其他实施例基于本公开将是明显的，并且可以做出该系统、过程、或机械改变，而不脱离本公开的范围。在下面的描述中，许多具体细节被给出以提供本专利技术的透彻理解。然而，显而易见的是本专利技术可以在没有这些具体细节下实施。为了避免模糊本公开，一些已知的电路、系统配置、和处理步骤没有详细公开。附图示出了系统的实施例可以不按比例绘出。在所有的附图中使用的相同的标记涉及相同的元件。为描述方便的问题，实施例已经编号为第一实施例、第二实施例等，而不是为了有任何其它意义或提供用于本专利技术的限制。这里描述的各种实施例包含用于在存储系统中的数据硬化的新的途径。该途径包含一种方法，其包含:检测电源故障事件；基于电源故障事件，执行高速缓存写入指令以将高速缓存页面从高速缓存存储器发送到存储通道控制器，其中高速缓存存储器是易失性存储器；以及生成休眠信号以关闭主机总线适配器，其中主机总线适配器与存储通道控制器接口，以在主机总线适配器和存储通道控制器上电时，将高速缓存页面写回到高速缓存存储器。这里描述的各种实施例还包含一种存储系统，其包含:配置成检测电源故障事件的去毛刺模块；被耦合到所述去毛刺模块的写入页面模块，所述写入页面模块被配置成基于所述电源故障事件，执行高速缓存写入指令，以将高速缓存页面从高速缓存存储器发送到存储通道控制器，其中所述高速缓存存储器是易失性存储器；以及信号空模块，其被耦合到所述写入页面模块，所述信号空模块被配置成生成休眠信号以关闭主机总线适配器，其中所述主机总线适配器与所述存储通道控制器接口，以在所述主机总线适配器和所述存储通道控制器上电时，将所述高速缓存页面写回到所述高速缓存存储器。随着存储装置需要越来越高的性能，高速缓存类型存储器被添加到存储装置中。此外，保持主机写入数据的一些存储器单元不是直接由端部存储装置来控制。在这种情况下，为了数据硬化的目的，独立或廉价的盘的冗余阵列(RAID)工程师和数据聚合者不具备附接到他们的非易失性存储装置(NVST0RE) O如今，责任落到主机系统上，或者标签数据作为易失性，或者负责备份此存储。这里所指的词语“数据硬化”被定义为一个将已经被高速缓存或临时存储在易失性存储器中的数据传输和存储到非易失性存储器的过程。存储系统的各种组件包含易失性存储器，用于存储要被写入到非易失性存储装置的数据。当电源被移除时，易失性存储器丢失数据。每个组件必须决定何时通知数据发送器何时数据操作已完成。一般的实践是，操作完成的通知意味着跟随着失去电源后，数据可以重新得到。在失去电源期间没有方法保存数据的一些组件将延迟操作完成的通知，直到数据已被写入到非易失性存储器。此方法显著降低了存储系统的性能。在失去电源期间没有方法保存数据的一些组件在数据已被写入到非易失性存储器之前，将发送操作完成的通知。该方法改进了性能，但依赖于电源失去的不发生和数据发送器从丢失的数据恢复的能力。—些组件实现应急电源供应，其提供足够的电源以在检测到电源失去时，保存数据到非易失性存储器。这些组件可以在数据被写入到非易失性存储器之前，通知数据发送器操作已完成，因为紧急电源供应保证数据将被保存到非易失性存储器。这种方法提供了改进的性能，而不用担心数据丢失。然而，紧急电源供应增加了存储系统的成本。现在参见图1，在本公开的实施例中示出了具备数据硬化的存储系统100。存储系统100包含一种用于硬化分布式写入高速缓存的方法。存储系统100包含主机系统102，主机系统102与主机总线适配器104(hostbus adapter, HBA)通信，来写入数据，该数据来自或写入若干存储装置系统106。主机系统102经由任何主机接口与主机总线适配器104通信，该任何主机接口包含双倍数据速率(double-data rate, DDR)接口或任何其他连接机制。这里所指的词语“主机总线适配器”(HBA)被定义为在主机系统和一个或多个存储装置之间的装置。主机总线适配器104包含主机RAID引擎。主机总线适配器104与适配器高速缓存存储器108接口，该适配器高速缓存存储器108用于存储和重新取回分别从主机系统102接收到的和发送到主机系统102的主机数据110。适配器高速缓存存储器108被用于存储主机总线适配器104从主机系统102接收到的主机数据110。适配器高速缓存存储器108可被集成在主机总线适配器104中或在主机总线适配器104的外部。适配器高速缓存存储器108是易失性的，因此本文档来自技高网...

【技术保护点】
一种在存储系统(100)中数据硬化的方法(500)，其包括：检测电源故障事件(302)；基于所述电源故障事件(302)，执行高速缓存写入指令(324)以将高速缓存页面(330)从高速缓存存储器(108)发送到存储通道控制器(112)，其中所述高速缓存存储器(108)是易失性存储器；生成休眠信号(336)以关闭主机总线适配器(104)，其中所述主机总线适配器(104)与所述存储通道控制器(112)接口；以及在所述主机总线适配器(104)和所述存储通道控制器(112)上电时，将所述高速缓存页面(330)写回到所述高速缓存存储器(108)。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：RW埃利斯，LJ赫尔曼，BR萨瑟恩兰，
申请(专利权)人：桑迪士克企业知识产权有限责任公司，
类型：发明
国别省市：美国;US