存储器件、存储系统和操作存储器件的方法技术方案

一种存储器件，包括：第一存储块，适于经由第一沟道发送和接收信号；第二存储块，适于经由第二沟道发送和接收信号；以及测试控制单元，适于在测试操作中将所述多个命令信号从所述存储器件的外部施加至所述第一沟道和所述第二沟道的同时将多个命令信号之中的第一命令信号以不同值施加至所述第一沟道和所述第二沟道，其中，所述第一命令信号区分所述第一存储块和所述第二存储块的写入操作和读取操作，其中，当在所述测试操作中所述第一存储块执行读取操作时，所述第二存储块执行写入操作，以及从所述第一存储块输出的数据被输入至所述第二存储块。

【技术实现步骤摘要】
【专利说明】相关申请的交叉引用本申请要求2014年4月28日提交的申请号为10-2014-0050784的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利申请文件涉及存储器件、存储系统以及操作存储器件的方法。
技术介绍
半导体存储器件市场不断需求更高的集成、更高的容量和更高的操作速度。新一代半导体存储器件被高度集成，且具有可以独立地发送和接收命令信号、地址和数据的多个存储块。另外，新一代半导体存储器件具有集成在单个半导体存储器件中的多个小平面(facet)ο图1是包括多个存储块110_0至110_N的半导体存储器件100的配置图。半导体存储器件100包括与多个存储块110_0至110_N分别对应的多个沟道CH_0至CH_N。多个存储块110_0至110_N可以经由多个沟道CH_0至CH_N之中的对应沟道接收命令信号和地址、并且可以从半导体存储器件100的外部接收数据以及向半导体存储器件100的外部发送数据。作为参考，多个沟道CH_0至CH_N中的每个包括多个用于传输信号的线路。在制造半导体存储器件100之后，必须执行测试以检查半导体存储器件100是否操作正常。为了执行测试，必须将信号施加至包括在半导体存储器件100中的多个存储块110_0至110_N，且从而操作存储块110_0至110_N。为了将测试信号从外部(例如，测试设备)独立地施加至相应的存储块110_0至110_N，需要信号输入/输出端口在数量上等于包括在半导体存储器件100中的多个沟道CH_0至CH_N。由于测试设备具有有限数量的信号输入/输出端口，所以当用以测试一个存储器件所需要的端口的数量增加时，测试设备一次可以测试的半导体存储器件的数量减少。结果，执行测试所需的时间和成本会增加。
技术实现思路
各种实施例涉及，其可以包括经由相应的沟道输入和输出信号的多个存储块，以及可以经由减少数量的端口被测试。另外，各种实施例涉及，其可以在将测试所需的端口数量最小化的同时，通过控制多个存储块执行不同操作来同时测试多个存储块的信号输入/输出操作。在一个实施例中，存储器件可以包括:第一存储块；适于经由第一沟道发送和接收信号；第二存储块，适于经由第二沟道发送和接收信号；以及测试控制单元，适于在测试操中将多个命令信号从存储器件的外部施加至第一沟道和第二沟道的同时将多个命令信号之中的第一命令信号以不同值施加至第一沟道和第二沟道，其中，第一命令信号区分第一存储块和第二存储块的写入操作和读取操作，其中，当在测试操作中第一存储块执行读取操作时，第二存储块执行写入操作，且从第一存储块输出的数据被输入至第二存储块。在一个实施例中，存储系统可以包括:第一存储器件，包括分别经由多个第一沟道发送和接收信号的多个第一存储块以及在测试操作中将多个命令信号从第一存储器件的外部施加至多个第一沟道的第一测试控制单元；以及第二存储器件，包括分别经由多个第二沟道发送和接收信号且分别对应于多个第一存储块的多个第二存储块，以及在测试操作中将多个命令信号从第二存储器件的外部施加至多个第二沟道的第二测试控制单元，其中，第一测试控制单元和第二测试控制单元将多个命令信号之中的区分写入操作和读取操作的第一命令信号以不同值施加至第一沟道和第二沟道，以及其中，当在测试操作中第一存储块执行读取操作时，第二存储块执行写入操作，且将从第一存储块输出的数据输入至分别对应至其的第二存储块。在一个实施例中，操作包括第一存储块和第二存储块的存储器件的方法包括:以多个命令信号之中的区分写入操作和读取操作的第一命令信号处于不同值的方式将多个命令信号施加至第一存储块和第二存储块，其中，第一存储块执行读取操作，以及第二存储块执行写入操作；将从第一存储块输出的数据输入至第二存储块；以第一命令信号处于不同值的方式将多个命令信号施加至第一存储块和第二存储块，其中，第二存储块执行读取操作，以及第一存储块执行写入操作；以及将从第二存储块输出的数据输入至第一存储块。【附图说明】图1是包括多个存储块的半导体存储器件的配置图；图2是根据一个实施例的存储器件的配置图；图3是图2中所示的第一存储块的配置图；图4A和图4B是解释根据实施例的存储器件的操作的示图；图5是根据实施例的存储系统的配置图；图6是解释根据实施例的操作存储器件的方法的流程图。【具体实施方式】以下将参照附图详细描述各种实施例。然而，本专利技术可以以不同形式实施，且不应当被解释为局限于本文所列的实施例。更确切地，这些实施例被提供使得本公开将会充分和全面，以及向本领域中的技术人员全面地表达本专利技术的范围。在本公开中，相同的附图标记在本专利技术的各种附图和实施例中表示相同的部分。图2是根据实施例的存储器件的配置图。如在图2中所示，存储器件可以包括第一存储块至第四存储块210_0至210_3、测试控制单元220、测试沟道CH_T、第一沟道至第四沟道CH_0至CH_3。以下将参照图2描述存储器件。第一存储块210_0至第四存储块210_3分别与第一沟道至第四沟道CH_0至CH_3对应。测试控制单元220经由相应的第一至第四沟道CH_0至CH_3向第一存储块210_0至第四存储块210_3传输多个命令信号CMDs (见图3)、地址ADDs (见图3)以及测试数据T_DATA。第一存储块210_0至第四存储块210_3经由对应的沟道执行与输入至此的命令信号CMDs的组合相对应的操作。例如，在命令信号CMDs的组合是与读取操作相对应的读取命令的情况下，第一存储块210_0至第四存储块210_3输出储存在其中的数据，以及在命令信号CMDs的组合是与写入操作相对应的写入命令的情况下，第一存储块210_0至第四存储块210_3储存输入的数据。执行读取操作的存储块输出与输出数据同步的读取选通信号RDQS连同输出数据。执行写入操作的存储块接收与输入数据同步的写入选通信号WDQS连同输入数据。作为参考，多个命令信号CMDs可以包括行地址选通信号(RASB)、列地址选通信号(CASB)、芯片选择信号(CSB)以及写入使能信号(WEB)。除了这些信号之外，多个命令信号CMDs还可以包括允许存储器件执行特定操作的其他命令信号。第一存储块210_0至第四存储块210_3分别包括第一数据发送与接收单元211_0至第四数据发送与接收单元211_3。第一数据发送与接收单元211_0至第四数据发送与接收单元211_3输出从相应的第一至第四存储块210_0至210_3读取的数据或接收要被写入至相应的第一至第四存储块210_0至210_3的数据。在测试中，测试控制单元220经由测试沟道CH_T接收从存储器件的外部输入的多个命令信号EXT_CMDs、地址EXT_ADDs、测试数据T_DATA以及时钟CK，且将它们施加至第一沟道CH_0至第四沟道CH_4。经由测试沟道CH_T施加的信号EXT_CMDs、EXT_ADDs、T_DATA和CK可以经由包括在存储器件中的测试端口 T_P0RT从外部输入至存储器件。在测试控制单元220接收多个命令信号EXT_CMDs且将多个命令信号CMDs施加至第一沟道CH_0至第四沟道CH_4的同时，测试控制单元220可以将多个命令信号CMDs之中的区别写入和读取操作的第一命令信号WEB本文档来自技高网...

【技术保护点】
一种存储器件，包括：第一存储块，适于经由第一沟道发送和接收信号；第二存储块，适于经由第二沟道发送和接收信号；以及测试控制单元，适于：在测试操作中将多个命令信号从所述存储器件的外部施加至所述第一沟道和所述第二沟道的同时，将所述多个命令信号之中的第一命令信号以不同值施加至所述第一沟道和所述第二沟道，其中，所述第一命令信号区分所述第一存储块和所述第二存储块的写入操作和读取操作，其中，当在所述测试操作中所述第一存储块执行读取操作时，所述第二存储块执行写入操作，并且从所述第一存储块输出的数据被输入至所述第二存储块。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李东郁，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR