本实用新型专利技术涉及一种用于专变采集终端防止遥控误跳闸的控制电路。复位芯片分别接系统CPU和第一与非门，第一与非门接第二与非门，第二与非门接RS触发器电路，RS触发器电路接第五与非门，第五与非门接D触发器；CPU的I/O口第一线YK_EN1接第一与非门并经下拉电阻R4接GND；CPU的I/O口第二线YK_EN2接第四与非门并经上拉电阻R3接VCC；D触发器接CPU的遥控输出控制管脚，D触发器接光电隔离电路，光电隔离电路经驱动电路连接继电器。复位芯片只用在系统电压正常、系统程序运行正常时才能输出高电平，故此能确定无错误跳闸命令发出。
【技术实现步骤摘要】
本技术设及一种用于专变采集终端防止遥控误跳闽的控制电路。
技术介绍
专变采集终端可W实现对用电客户的负荷和电能量的监控，供电公司通过遥控跳 闽实现电力客户的有序用电和电网负荷的调整。按照现有的遥控跳闽方法，专变采集终端 直接通过MCU(微控制单元)的10 口线驱动实现遥控跳闽，其主要缺点在于；主控MCU出现 意外跑飞、系统上电及MCU初始化过程中，容易造成遥控误动作，进而发出错误跳闽命令。
技术实现思路
本技术所要解决的技术问题是，提供一种用于专变采集终端防止遥控误跳闽 的控制电路，复位巧片只用在系统电压正常、系统程序运行正常时才能输出高电平，用W确 保无错误跳闽命令发出。 本技术的技术方案如下： -种用于专变采集终端防止遥控误跳闽的控制电路，它包括CPU、复位巧片和D触 发器，其特征在于：还包括第一与非口D2C、第二与非口D4B、第S与非口D2A、第四与非口 D2D和第五与非口D2B，第=与非口D2A和第四与非口D2D组成RS触发器电路；其中，复位 巧片的RST管脚分别接CPU的复位管脚和第一与非口D2C的一个输入管脚，第一与非口D2C 输出管脚接第二与非口D4B的两个输入管脚，第二与非口D4B的输出管脚接RS触发器电路 的输入管脚，RS触发器电路的输出管脚接第五与非口D2B的两个输入管脚，第五与非口D2B 的输出管脚接D触发器的CLR管脚；CPU的I/O口第一线YK_EN1接第一与非口D2C的另一 个输入管脚并经下拉电阻R4接GND;CPU的I/O口第二线YK_EN2接第四与非口D2D的一个 输入管脚并经上拉电阻R3接VCC;D触发器的数据输入管脚D1到D8管脚W及CLK管脚分 别接CPU的遥控输出控制管脚，D触发器的输出管脚Q1到Q8分别接光电隔离电路，光电隔 离电路经驱动电路连接继电器。 本技术的积极效果在于：当终端确定要通过继电器发出跳闽信号时必须通过 一个复杂的逻辑顺序才能通过继电器发出跳闽信号。而且W复位巧片输出高电平信号为发 出跳闽信号的必要条件。复位巧片只用在系统电压正常、系统程序运行正常时才能输出高 电平，故此能确定无错误跳闽命令发出。【附图说明】 图1是本技术的电路原理图。【具体实施方式】 下面结合附图和实施例进一步说明本技术。 如图1所示，本实施例包括型号为SAM9260的CPU1、复位巧片7和D触发器2,还 包括第一与非口D2C、第二与非口D4B、第S与非口D2A、第四与非口D2D和第五与非口D2B， 第=与非口D2A和第四与非口D2D组成RS触发器电路3。 其中，复位巧片7的RST管脚分别接CPU1的复位管脚和第一与非口D2C的一个输 入管脚，第一与非口D2C输出管脚接第二与非口D4B的两个输入管脚，第二与非口D4B的输 出管脚接RS触发器电路3的输入管脚R(即第立与非口D2A的一个输入管脚)，RS触发器 电路3的输出管脚接第五与非口D2B的两个输入管脚，第五与非口D2B的输出管脚接D触 发器2的CLR管脚，保证只有在系统状态正常的情况下才能发出跳闽命令。 CPU1的I/O口第一线YK_EN1接第一与非口D2C的另一个输入管脚并经下拉电阻 R4接GND;CPU1的I/O口第二线YK_EN2接第四与非口D2D的一个输入管脚并经上拉电阻 R3接VCC。从而保证系统上电过程中，CPU的I/O口不稳定时，跳闽信号无法发出。 本实施例还包括光电隔离电路4、驱动电路6和继电器。D触发器2的数据输入管 脚D1到D8管脚W及CLK管脚分别接CPU1的遥控输出控制管脚，D触发器2的输出管脚Q1 到Q8分别接光电隔离电路4 (图1中为省略画法，仅图示Q1连接)，光电隔离电路4经驱动 电路6连接继电器5。 本技术的控制方法包括W下措施： 1)、采用D触发器做前级遥控信号输入，防止CPU的I/O口抖动引起继电器误动 作。 2)、采用多个控制信号来控制继电器的最终输出；只有当复位信号完成，即复位信 号为高电平且YK_EN1接高电平、YK_EN2接低电平时D触发器方能有效输出。 3)、采用多个控制信号按照正确的先后顺序变化才能控制继电器的最终输出跳闽 信号。复位信号稳定时先将YK_EN1接高电平、YK_EN2接低电平，然后将D触发器的D接高 电平，最后通过D触发器的CLK发出一个上升沿才能发出跳闽信号。W上S个顺序错任何 一步均发不出跳闽信号。 在本技术中基本逻辑都是用与非口实现，其中D2A和D2D实现RS触发器功 能，D2C与D4B将RS触发器的S输入端扩展，D2B实现RS触发器的输出端反相。W上五个 与非口组合实现本技术中的主要逻辑。W上逻辑的输出端接到D触发器的清零端，由 真值表可知只有当RST信号与YK_EN1信号均为高电平，YK_EN2为低电平时D触发器的清 零端方无效，跳闽信号方能输出。YK_EN1、YK_EN2W及D触发器的D输入和CLK输入由系 统CPU控制，应先将YK_EN1接高电平、YK_EN2接低电平，然后将D触发器的D接高电平，最 后通过D触发器的CLK发出一个上升沿才能最终发出跳闽信号。YK_EN1经下拉电阻R4接 GND、YK_EN2经上拉电阻R3接VCC保证在系统一上电时D触发器的清零端（CLR)为低电平， 跳闽信号无法发出。当复位巧片动作时复位信号为低电平，由真值表可知此时D触发器的 清零端（CLR)为低电平，跳闽信号无法发出。系统上电，CPU初始化过程中若是10 口置高， YK_EN1、YK_EN2同时置高时数据保持，D触发器的清零端（CLR)为低电平，跳闽信号无法发 出；CPU初始化过程中若是10 口置低，YK_EN1、YK_EN同时置低时数据清零，D触发器的清零 端（CLR)为低电平，跳闽信号无法发出。 在运行过程中系统电源遭意外破坏不正常时，复位巧片动作输出复位信号，由真 值表可知此时D触发器的清零端（CLR)为低电平，跳闽信号无法发出。 在W下情况下，本技术的电路均禁止跳闽： 1、在上电时，YK_EN1经下拉电阻R4接GND、YK_EN2经上拉电阻R3接VCC，由上图 中的真值表可知D触发器的清零端（CLR)为低电平，跳闽信号禁止发出。 2、当复位巧片动作时，复位信号为低电平，由真值表可知此时D触发器的清零端 (化R)为低电平，跳闽信号无法发出。如此W来可W避免上电复位W及系统电源不正常时， 发出错误跳闽信号。 3、在系统初始化10可能是浮空输入（高阻态)，可能是置高，也可能是置低。若是 浮空输入则如，跳闽信号禁止发出；若是置高，YK_EN1、YK_EN2均置高时数据保持，D 触发器的清零端（CLR)依旧为低电平，跳闽信号禁止发出；若是置低，YK_EN1、YK_EN2均置 低时数据清零，D触发器的清零端（CLR)为低电平，跳闽信号也无法发出。 撤销跳闽信号时，先将YK_EN1置低，再将YK_EN2置高，由真值表可知D触发器的 清零端（CLR)为低电平，继电器常开触点断开，跳闽信号撤销。与此同时D触发器的输出 寄存器被清零，再次发跳闽命令时，必须完全按照原来顺序重新操作，防止跳闽信号累积错 误。【主权项】1. 一种用于专变采集终端防止遥控误跳闸的控制电路，它包括CPU (1)、复位芯片（本文档来自技高网...
【技术保护点】
一种用于专变采集终端防止遥控误跳闸的控制电路，它包括CPU（1）、复位芯片（7）和D触发器（2），其特征在于：还包括第一与非门D2C、第二与非门D4B、第三与非门D2A、第四与非门D2D和第五与非门D2B，第三与非门D2A和第四与非门D2D组成RS触发器电路（3）； 其中，复位芯片（7）的RST管脚分别接CPU（1）的复位管脚和第一与非门D2C的一个输入管脚，第一与非门D2C输出管脚接第二与非门D4B的两个输入管脚，第二与非门D4B的输出管脚接RS触发器电路（3）的输入管脚（R），RS触发器电路（3）的输出管脚接第五与非门D2B的两个输入管脚，第五与非门D2B的输出管脚接D触发器（2）的CLR管脚；CPU（1）的I/O口第一线YK_EN1接第一与非门D2C的另一个输入管脚并经下拉电阻R4接GND；CPU（1）的I/O口第二线YK_EN2接第四与非门D2D的一个输入管脚并经上拉电阻R3接VCC；D触发器（2）的数据输入管脚D1到D8管脚以及CLK管脚分别接CPU（1）的遥控输出控制管脚，D触发器（2）的输出管脚Q1到Q8分别接光电隔离电路（4），光电隔离电路（4）经驱动电路（6）连接继电器（5）。...
【技术特征摘要】
【专利技术属性】
技术研发人员：陈杰，钱国明，王显亮，吴兆锋，吴震，
申请(专利权)人：烟台东方威思顿电气股份有限公司，
类型：新型
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。