本发明专利技术公开了一种基于65nm工艺的环栅抗辐照MOS场效应管，主要解决传统65nm MOS场效应管在总剂量辐照环境下，阈值电压漂移、亚阈值摆幅退化和关态漏电流退化的问题。其包括P型衬底(1)和位于衬底上的外延层(2)，外延层中部内设有漏区(3)，漏区外围紧邻的外延层上方设有栅极(4)，栅极内外两侧边界下方的外延层内设有轻掺杂源漏区(5)，该轻掺杂源漏区之间的区域形成沟道；栅极外围紧邻的外延层内设有源区(6)，源区外围紧邻的外延层内设有隔离槽(7)，形成依次包围在有源区外部的栅环、源环和隔离槽环环套结构。本发明专利技术提高了器件抗总剂量辐照能力，可用于大规模集成电路的制备。
【技术实现步骤摘要】
本专利技术属于半导体器件
，特别涉及一种抗总剂量辐照的65nmM0S场效应 晶体管，可用于大规模集成电路的制备。
技术介绍
自从1964年首次发现金属氧化物半导体场效应晶体管M0SFET的电离辐射效应以 来，对于空间应用的电子系统器件和电路来说，电离辐射的总剂量效应都是导致功能衰退 的最重要因素之一。总剂量效应是指，能量大于半导体禁带宽度的致电离辐射粒子照射半 导体时，半导体内部部分束缚态电子吸收辐射粒子能量，被激发到导带，产生电子空穴对的 效应。研宄表明，总剂量效应主要对器件的介质及界面产生重要影响。总剂量效应对于体 硅结构器件的影响可以归结为以下几个方面：阈值电压、亚阈值摆幅以及关态泄漏电流，这 些参数的退化会严重影响器件性能及可靠性。随着集成电路技术按照摩尔定律飞速的发展，商用集成电路器件已经进入了 22nm等级，而航空航天等国防军用系统器件和电路也在朝着更小尺寸不断迈进。对于商用集 成电路系统中来说，采用SOI绝缘体上硅结构代替传统的体硅结构可以有效地消除闩锁效 应，提高器件性能。对于航天航空应用来说，SOI结构在一定程度上减小了单粒子效应的影 响，但是由于隔离介质层的存在，使得其抵抗总剂量效应的能力大大下降。如图1所示，传 统常规65nmM0S场效应晶体管，包括P型衬底1和位于衬底上的外延层2,外延层2的上方 四周设有隔离槽7、外延层2的上方中部设有栅极4,栅极6左右两侧边界到隔离槽7内边 界之间的外延层2中分别设有源区6和漏区3,栅极4两侧边界下方的外延层2中设有轻 掺杂源漏区5,两个轻掺杂源漏区5之间的区域形成沟道。这种传统的65nmM0S场效应晶 体管，随着尺寸的不断减小，栅氧化层厚度减薄，总剂量效应抗性有所提升。有研宄表明，总 剂量导致的阈值电压漂移与介质厚度呈指数关系。随着器件尺寸缩小至65nm，其5102的 栅氧化层厚度减薄至lnm量级，且具有很高的界面质量。介质厚度减薄及界面质量的提升 使得总剂量效应得到自然的改善，但却使浅槽隔离STI以及互连介质对器件的影响变得重 要。浅槽隔离STI引入的寄生沟道会导致器件阈值电压漂移、亚阈值摆幅退化以及关态泄 漏电流增加，甚至在总剂量累积至一定程度时沟道无法正常关断导致器件失效，严重威胁 电路及系统的可靠性。
技术实现思路
本专利技术的目的在于针对上述现有65nmM0S场效应管的不足，提出一种基于65nm 工艺的环栅抗辐照MOS场效应管，以提高器件在辐照环境下的可靠性。 本专利技术的技术思路是在65nmM0S工艺基础上，参照M0S器件结构加固技术，通过 使隔离-源-栅-漏从外到内依次形成环套结构，从而消除辐照敏感区域，实现抗辐照加 固。 根据上述思路，本专利技术的技术方案是这样实现的： -.本专利技术的65nmMOS场效应管，包括P型衬底和位于衬底上的外延层，其特征在 于：外延层中部内设有漏极有源区，漏极有源区外围紧邻的外延层上方设有环形栅极，栅极 内外两侧边界下方的外延层内设有轻掺杂源漏区，该轻掺杂源漏区之间的区域形成沟道； 栅极外围紧邻的外延层内设有环形源极有源区，源极有源区外围紧邻的外延层内设有环形 隔离槽，形成依次包围在有源区外部的栅环、源环和隔离槽环环套结构，以消除沟道与隔离 槽界面处的寄生沟道，实现抗辐照加固。 二.制作本专利技术的65nmM0S场效应管的方法，包括如下步骤： 1)在P型衬底上生长厚度600-1200nm的外延层，再对外延层进行深度为 100-150nm，浓度为2X1017cm_3至IX10 18cm_3的掺杂，以调节沟道浓度； 2)在外延层上通过干氧工艺在1100-1250°C的温度下热氧化生长5-10nm厚度的 薄Si02缓冲层，在SiO2缓冲层上生长20-25nm厚度的Si3N4保护层，在Si3N4保护层上制作 一层光刻胶，通过曝光在Si3N4保护层周边的光刻胶上制作宽度300-500nm的隔离槽窗口 并进行刻蚀，形成隔离槽环，刻蚀完成后清洗光刻胶，再在175-185°C的热磷酸中清洗去除 SiOgl冲层与Si3N4保护层； 3)磷酸清洗后，使用化学汽相淀积CVD的方法生长隔离氧化物Si02，以填充隔离 槽，并进行化学机械抛光，抛光完成后再在温度为175-185°C的热磷酸液中清洗去除SiC^l 冲层与Si3N4保护层； 4)磷酸清洗后，通过干氧工艺在1100-1200°C的温度下热氧化生长6-12nm牺牲氧 化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净，再在1100-1200°C的温度下热 氧化生长厚度l_2nm的栅氧化层，厚度精确± 1A; 5)制作多晶硅栅 使用化学汽相淀积CVD的方法在栅氧化层上生长厚度为50-80nm的多晶硅层，在 多晶硅层上通过干氧工艺在1100-1250°C的温度下热氧化生长5-10nm厚度的薄Si02缓冲 层； 在Si02缓冲层上生长20-25nm厚度的Si3N4保护层，在Si3N4保护层上制作一层光 刻胶，通过曝光在保护层上方中间位置的光刻胶上刻蚀环状的多晶硅栅极窗口并光刻，形 成环状的65nm多晶娃栅； 再在175-185°C的热磷酸液中清洗去除SiOgl冲层与Si3N4保护层； 6)制作轻掺杂源漏 在1100-1250°C的温度下对多晶硅栅与外延层进行热氧化，使多晶硅栅与外延层 表面生长出3-5nm氧化层作为缓冲隔离层； 在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂 源漏区的注入窗口，并在该窗口内注入浓度为5X1017cm3至5X1018cm3的砷离子，形成深 度为30-50nm的轻掺杂源漏； 再清洗掉光刻胶保留缓冲隔离层； 7)制作源漏区 在缓冲隔离层上生长20-25nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通 过曝光在缓冲层上刻蚀出注入窗口，窗口边沿距离栅环外侧120-180nm; 在窗口内对Si3N4层进行反应离子刻蚀形成栅极侧墙，并采用浓度2X10 19cnT3至 1X102°cm3的砷离子注入对对窗口内部进行掺杂，使栅极内、外侧分别形成深度为40-80nm的漏区和环形源区，其中源区宽度为120-180nm; 8)源漏区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于65nm工艺的 环栅抗辐照MOS场效应管的制作。 本专利技术具有如下优点： 1.本专利技术中由于引入环栅结构，消除了常规器件的沟道与隔离槽界面处的寄生沟 道，使得器件在辐照环境中泄漏电流减小，消除了寄生结构对器件阈值电压以及亚阈值摆 幅的影响，提高了器件工作可靠性与抗总剂量辐照的能力。 2.本专利技术由于仅改变部分光刻窗口形状，与常规65nmMOS器件相比可在不增加 工艺成本的条件下增强器件抗总剂量能力。 3.仿真结果表明： 本专利技术具有较强的抗总剂量辐照能力，在相同总剂量辐照条件下，关态漏电流较 普通MOS器件明显降低； 本专利技术随剂量累积泄漏电流无明显增长，在剂量累积至IMrad时关态漏电流比普 通MOS器件小6个数量级，表现出当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种基于65nm工艺的环栅抗辐照MOS场效应管，包括P型衬底(1)，和位于衬底上的外延层(2)，其特征在于：外延层(2)中部内设有漏极有源区(3)，漏极有源区(3)外围紧邻的外延层上方设有环形栅极(4)，栅极(4)内外两侧边界下方的外延层内设有轻掺杂源漏区(5)，该轻掺杂源漏区之间的区域形成沟道；栅极(4)外围紧邻的外延层内设有环形源极有源区(6)，源极有源区(6)外围紧邻的外延层内设有环形隔离槽(7)，形成依次包围在有源区(3)外部的栅环、源环和隔离槽环环套结构，以消除沟道与隔离槽界面处的寄生沟道，实现抗辐照加固。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘红侠，陈树鹏，张丹，陈煜海，刘永杰，王倩琼，赵东东，汪星，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。