一种防止SPI FLASH开关机时数据破坏的系统及方法技术方案

本发明专利技术提供一种防止SPI FLASH开关机时数据破坏的系统及方法，设置在系统电源与SPI FLASH之间，包括电源采样模块、上电电压处理模块、下电电压处理模块和组合逻辑模块；电源采样模块分别与系统电源、上电电压处理模块和下电电压处理模块相连；上电电压处理模块和下电电压处理模块均与组合逻辑模块相连；组合逻辑模块再与SPI FLASH相连，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，SPI FLASH处于写保护状态。本发明专利技术的防止SPI FLASH开关机时数据破坏的系统及方法解决了开关机噪声带来的数据破坏风险；根据不同的系统灵活地设定系统上电和下电触发保护的时间，提升了系统的稳定性。

【技术实现步骤摘要】

本专利技术涉及SPI FLASH的数据保护的
，特别是涉及一种防止SPI FLASH开关机时数据破坏的系统及方法。
技术介绍
SPI (Serial Peripheral Interface)是串行外设接口。SPI FLASH 则是串行存储器，通过SPI 口进行读写。当系统开关机时，由于电源噪声、系统不稳定或者开关机过快等误动作，很容易引起FLASH数据区被擦除或者数据被改写。由于SPI FLASH的接口单一，指令和协议相对简单，在系统开关机时，SPI FLASH的存储区更容易被破坏，会导致系统不能启动。因此，需要对SPI FLASH进行开关机时的数据保护。如申请号为201210226126.1、专利技术名称为《用于闪存的掉电保护电路及掉电保护时序电路》的中国专利技术专利公开一种用于闪存的掉电保护电路，包括电源监控模块和电子开关单元，所述电源监控模块连接电子开关单元，所述电子开关单元用于连接闪存的写保护引脚；所述电源监控模块用于获取外部供电电源，并在所述外部供电电源的电压小于掉电阈值时控制所述电子开关单元输出低电平给所述写保护引脚；所述电子开关单元包括第一分压电阻、第二分压电阻、下拉电阻及第一开关管，所述第一开关管包括输入端、输出端及控制端，所述第一开关管的输出端用于连接所述写保护引脚，且所述第一开关管的输出端通过所述下拉电阻接地；所述第一开关管的输入端用于连接所述闪存的电源，且所述第一开关管的输入端通过所述第二分压电阻连接所述第一开关管的控制端；所述第一开关管的控制端通过所述第一分压电阻连接所述电源监控模块。当外部供电电源的电压跌落至掉电阈值以下时，能够将闪存的写保护引脚拉至低电平，闪存被置于写保护状态，直至掉电结束。因此在掉电过程中，闪存存储的数据不会被擦除。然而，对于SPI FLASH而言，上述解决方案存在以下缺陷:(I)无法消除开关机过程中的“开关噪声”所引起的数据破坏；(2)无法消除上电过程中系统不稳定所导致的数据破坏；(3)系统掉电后触发保护的时间不精准，导致存在数据破坏的风险。(4)采用分立器件的参数不稳定，也会带来系统误动作，从而导致数据破坏。另外，为了防止FLASH数据被破坏，通常对FLASH特定的区域通过加密算法进行保护。但该方案仅适用于FLASH底层驱动或者一些特殊数据区，无法涵盖到FLASH的全部数据区，同时也会占用处理器的资源，使系统复杂化，引入了系统不稳定因素。现有技术中，为了保护FLASH数据区，另一种常见的方案为采用数据双备份。但这会增加FLASH的容量，增加系统开销，且缺乏对开关机的采样，判定和输出控制，无法从根本上避免SPI FLASH开关机时出现的数据破坏。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种防止SPI FLASH开关机时数据破坏的系统及方法，通过迟滞比较器电路来解决开关机噪声带来的数据破坏风险，也能根据不同的系统灵活地设定系统上电和系统下电触发保护的时间，从而更好的保护FLASH中的数据，提升系统的稳定性。为实现上述目的及其他相关目的，本专利技术提供一种防止SPI FLASH开关机时数据破坏的系统，设置在系统电源与SPI FLASH之间，包括电源采样模块、上电电压处理模块、下电电压处理模块和组合逻辑模块；所述电源采样模块用于对系统电源进行采样，以获取上电采样电压或下电采样电压；所述上电电压处理模块与所述电源采样模块相连，包括相连的第一迟滞比较器和第一可编程延时电路；所述第一迟滞比较器用于比较上电采样电压和上电参考电压，并将比较结果输入所述第一可编程延时电路；所述第一可编程延时电路用于对所述第一迟滞比较器的比较结果进行延时第一时间；所述下电电压处理模块与所述电源采样模块相连，包括相连的第二迟滞比较器和第二可编程延时电路；所述第二迟滞比较器用于比较下电采样电压和下电参考电压，并将比较结果输入所述第二可编程延时电路；所述第二可编程延时电路用于对所述第二迟滞比较器的比较结果进行延时第二时间；所述组合逻辑模块分别与所述上电电压处理模块和所述下电电压处理模块相连，用于根据所述上电电压处理模块或所述下电电压处理模块的输出，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态。根据上述的防止SPI FLASH开关机时数据破坏的系统，其中:所述第一迟滞比较器在上电采样电压高于上电参考电压时输出高电平，在上电采样电压低于上电参考电压时输出低电平；所述第二迟滞比较器在下电采样电压高于下电参考电压时输出高电平，在下电米样电压低于下电参考电压时输出低电平。进一步地，根据上述的防止SPI FLASH开关机时数据破坏的系统，其中:当所述第一迟滞比较器输出低电平时，所述组合逻辑模块输出低电平，SPI FLASH处于写保护状态；当所述第一迟滞比较器输出高电平时，所述组合逻辑模块输出高电平，SPI FLASH不处于写保护状态；当所述第二迟滞比较器输出低电平时，所述组合逻辑模块输出低电平，SPIFLASH处于写保护状态；当所述第二迟滞比较器输出高电平时，所述组合逻辑模块输出高电平，SPI FLASH不处于写保护状态。根据上述的防止SPI FLASH开关机时数据破坏的系统，其中:所述上电采样电压由上升沿触发；所述下电采样电压由下降沿触发。根据上述的防止SPI FLASH开关机时数据破坏的系统，其中:所述上电电压处理模块仅包括第一迟滞比较器，所述第一迟滞比较器将比较结果输入所述组合逻辑模块；所述下电电压处理模块仅包括第二迟滞比较器，所述第二迟滞比较器将比较结果输入所述组合逻辑模块。同时，本专利技术还提供一种防止SPI FLASH开关机时数据破坏的方法，包括以下步骤:步骤S1、对系统电源进行采样，以获取采样电压；步骤S2、若采用电压为上电采样电压，将采样电压与上电参考电压相比较；若采样电压为下电采样电压，将采样电压与下电参考电压相比较；步骤S3、将比较结果进行延时；步骤S4、根据延时后的比较结果，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态，数据区不会被改写。根据上述的防止SPI FLASH开关机时数据破坏的方法，其中:所述步骤S2中，将采样电压与上电参考电压相比较时，采样电压高于上电参考电压时，比较结果输出为高电平；采样电压低于上电参考电压时，比较结果输出为低电平。根据上述的防止SPI FLASH开关机时数据破坏的方法，其中:所述步骤S2中，将采样电压与下电参考电压相比较时，采样电压高于下电参考电压时，比较结果输出为高电平；采样电压低于下电参考电压时，比较结果输出为低电平。进一步地，根据上述的防止SPI FLASH开关机时数据破坏的方法，其中:所述步骤S4中，当比较结果输出为高电平时，SPI FLASH不处于写保护状态；当比较结果输出低电平时，SPI FLASH处于写保护状态。当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种防止SPI FLASH开关机时数据破坏的系统，其特征在于：设置在系统电源与SPI FLASH之间，包括电源采样模块、上电电压处理模块、下电电压处理模块和组合逻辑模块；所述电源采样模块用于对系统电源进行采样，以获取上电采样电压或下电采样电压；所述上电电压处理模块与所述电源采样模块相连，包括相连的第一迟滞比较器和第一可编程延时电路；所述第一迟滞比较器用于比较上电采样电压和上电参考电压，并将比较结果输入所述第一可编程延时电路；所述第一可编程延时电路用于对所述第一迟滞比较器的比较结果进行延时第一时间；所述下电电压处理模块与所述电源采样模块相连，包括相连的第二迟滞比较器和第二可编程延时电路；所述第二迟滞比较器用于比较下电采样电压和下电参考电压，并将比较结果输入所述第二可编程延时电路；所述第二可编程延时电路用于对所述第二迟滞比较器的比较结果进行延时第二时间；所述组合逻辑模块分别与所述上电电压处理模块和所述下电电压处理模块相连，用于根据所述上电电压处理模块或所述下电电压处理模块的输出，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态。...

【技术特征摘要】

【专利技术属性】
技术研发人员：文君，
申请(专利权)人：上海斐讯数据通信技术有限公司，
类型：发明
国别省市：上海;31